-
公开(公告)号：CN118585124A
公开(公告)日：2024-09-03
申请号：CN202410008085.1
申请日：2024-01-02
Applicant: 慧荣科技股份有限公司
IPC: G06F3/06
Abstract: 本发明涉及一种借助表分析来进行预定通信架构中的存储器装置的映射表管理的方法、存储器装置的存储器控制器、存储器装置以及电子装置。该方法包含：利用存储器控制器来透过存储器控制器的传输接口电路以自主机装置接收第一命令；以及因应第一命令，将局部逻辑至实体地址映射表自非挥发性存储器加载至存储器控制器内的挥发性存储器中以作为暂时逻辑至实体地址映射表，以逐群组的方式而不是逐项目的方式来改变暂时逻辑至实体地址映射表中的多个逻辑至实体表项目以作为多个更新后逻辑至实体表项目，并根据暂时逻辑至实体地址映射表的多个更新后逻辑至实体表项目来更新非挥发性存储器中的局部逻辑至实体地址映射表。
-
公开(公告)号：CN118312442A
公开(公告)日：2024-07-09
申请号：CN202311087815.3
申请日：2023-08-28
Applicant: 慧荣科技股份有限公司
Abstract: 本发明涉及一种借助非平衡表更新来进行预定通信架构中存储器装置的数据存取管理的方法、存储器装置的存储器控制器、存储器装置以及电子装置。该方法包含：利用存储器控制器来透过传输接口电路自主机装置接收多个主机命令，分别根据主机命令中一组第一命令以及一组第二命令来利用第一主动区块以及第二主动区块接收一组第一数据以及一组第二数据，并更新第一与第二暂时实体至逻辑地址映射表；以及因应任一暂时实体至逻辑地址映射表的表区域为满，根据第一暂时实体至逻辑地址映射表来更新第一实体至逻辑地址映射表并根据第二暂时实体至逻辑地址映射表来选择性地更新第二实体至逻辑地址映射表，以供进行后续处理。
-
公开(公告)号：CN109426619B
公开(公告)日：2022-10-11
申请号：CN201810663142.4
申请日：2018-06-25
Applicant: 慧荣科技股份有限公司
IPC: G06F12/02 , G06F12/0804 , G06F11/10
Abstract: 本发明公开了一种访问快闪存储器模块的方法，其包含有：建立一物理地址至逻辑地址对照表；接收第一读取命令以要求读取所述快闪存储器模块中的数据，其中所述第一读取命令包含第一逻辑地址；若是所述物理地址至逻辑地址对照表不具有与所述第一逻辑地址相关的资讯，从所述快闪存储器模块中读取逻辑地址至物理地址对照表，并且从所述逻辑地址至物理地址对照表中搜索出与所述第一逻辑地址相应的第一物理地址，以供自所述快闪存储器模块中读取所述数据；以及使用所述物理地址至逻辑地址对照表来更新所述逻辑地址至物理地址对照表中的内容。
-
公开(公告)号：CN104750618B
公开(公告)日：2017-11-24
申请号：CN201410742700.8
申请日：2014-12-08
Applicant: 慧荣科技股份有限公司
IPC: G06F12/06
CPC classification number: G06F11/1469 , G06F3/0604 , G06F3/0631 , G06F3/064 , G06F3/0652 , G06F3/0679 , G06F11/1072 , G06F11/141 , G06F11/1435 , G06F12/0246 , G06F12/0802 , G06F12/121 , G06F2212/1032 , G06F2212/60 , G06F2212/69 , G06F2212/7201 , G06F2212/7202 , G06F2212/7203 , G06F2212/7209 , G11C11/56 , G11C29/52 , G11C2029/0411 , G11C2211/5641 , Y02D10/13
Abstract: 本发明涉及快闪存储器型数据储存装置、与快闪存储器控制方法。快闪存储器包括多阶以及单阶存储单元。微控制器是运作来在数据写入该快闪存储器前先快取于随机存取存储器中。微控制器还是运作来配置该快闪存储器的多个物理区块供应包含多阶存储单元的一第一数据接收区块以及包含单阶存储单元的一第二数据接收区块。在微控制器控制下，自随机存取存储器上传至第一数据接收区块的各物理页数据为串行数据，至于零散数据则是快取于该随机存取存储器中、待整合成一物理页后写入该第二数据接收区块。
-
公开(公告)号：CN104750625A
公开(公告)日：2015-07-01
申请号：CN201410743784.7
申请日：2014-12-08
Applicant: 慧荣科技股份有限公司
CPC classification number: G06F11/1469 , G06F3/0604 , G06F3/0631 , G06F3/064 , G06F3/0652 , G06F3/0679 , G06F11/1072 , G06F11/141 , G06F11/1435 , G06F12/0246 , G06F12/0802 , G06F12/121 , G06F2212/1032 , G06F2212/60 , G06F2212/69 , G06F2212/7201 , G06F2212/7202 , G06F2212/7203 , G06F2212/7209 , G11C11/56 , G11C29/52 , G11C2029/0411 , G11C2211/5641 , Y02D10/13
Abstract: 本发明提供快闪存储器型数据储存装置、与快闪存储器控制方法。快闪存储器包括多阶以及单阶存储单元。微控制器是运作来在随机存取存储器上针对采多阶存储单元的第一数据接收区块建立第一物理-逻辑地址映射表、并针对采单阶存储单元的第二数据接收区块建立第二物理-逻辑地址映射表。关于原本储存于第一数据接收区块、且其于第一物理-逻辑地址映射表上对应有尚未封存的映射资讯的数据，随着将之更新至该第二数据接收区块，该微控制器还运作根据第一物理-逻辑地址映射表更新一逻辑-物理地址映射表。该物理-逻辑地址映射表设置在该快闪存储器上。
-
Patent Agency Ranking
公开(公告)号：CN119025019A
公开(公告)日：2024-11-26
申请号：CN202410425982.2
申请日：2024-04-10
Applicant: 慧荣科技股份有限公司
Abstract: 本发明涉及用来进行预定通信架构中的存储器装置的数据存取管理的方法、存储器装置的存储器控制器、存储器装置以及电子装置。该数据存取管理的方法其借助可暂停序号来增强基于页面群组之容错式磁碟阵列保护的非预期断电恢复，并包含：利用存储器控制器来将在先数据与在先数据的元数据写入至一第一主动区块的至少一组在先页面中，使得元数据携带有至少一在先序号；将虚拟数据与其它元数据写入至第一主动区块的至少一组虚拟页面中，使得其它元数据携带有至少一暂停序号，其中至少一暂停序号与至少一在先序号之中的一最后序号相等；以及利用存储器控制器来写入后续数据与后续数据的元数据，使得元数据携带有至少一后续序号。
-
公开(公告)号：CN118692544A
公开(公告)日：2024-09-24
申请号：CN202311223094.4
申请日：2023-09-21
Applicant: 慧荣科技股份有限公司
IPC: G11C29/00
Abstract: 本发明涉及一种借助表错误校正来进行一预定通信架构中的一存储器装置的表管理的方法、存储器装置的存储器控制器、存储器装置以及电子装置。该方法包含：利用存储器控制器来进行一表错误校正程序以管理针对存储器装置的内部管理之至少一表，例如，当任一个表页面的任一个错误发生时，向后搜寻一第一同位辨识符，并向前搜寻一第二同位辨识符；择取储存着第一同位辨识符的页面的下一个页面来作为第一页面，择取储存着第二同位辨识符的页面来作为最后页面，并准备多个容错式磁碟阵列之中的至少一组页面以供进行解码；以及对至少一组页面进行一容错式磁碟阵列解码操作来产生恢复表页面以作为任一个页面的代替。
-
公开(公告)号：CN109634517B
公开(公告)日：2022-08-23
申请号：CN201811041557.4
申请日：2018-09-07
Applicant: 慧荣科技股份有限公司
IPC: G06F3/06
Abstract: 本发明公开了一种记忆装置中存取管理的方法、相关的记忆装置及其控制器以及相关的电子装置。所述方法包括：从主装置接收主装置指令和逻辑地址；进行检查操作以取得检查结果，以判断是否将逻辑‑实体表从非挥发性存储器加载到所述记忆装置的随机存取存储器；从非挥发性存储器读取所述目标数据和相关的元数据，其中，当进行从非挥发性存储器读取所述目标数据时，所述逻辑‑实体表的最新版本在所述随机存取存储器中是可得的；以及检查元数据内的记录逻辑地址和自主装置接收的逻辑地址是否彼此相等，以控制是否将目标数据发送到主装置。本发明能确保记忆装置在各种情况下正常运作，且本发明的数据存取机制可实现效能优化、高安全性、预算控制等目标。
-
公开(公告)号：CN109857336B
公开(公告)日：2022-04-26
申请号：CN201811033195.4
申请日：2018-09-05
Applicant: 慧荣科技股份有限公司
IPC: G06F3/06 , G06F12/1009
Abstract: 本发明公开了一种用于在记忆装置中进行存取管理的方法、相关的记忆装置及其控制器以及相关的电子装置。所述方法包括：从主装置接收主装置指令和逻辑地址；进行检查操作以取得检查结果，以判断是否将逻辑‑实体表从非挥发性存储器加载到所述记忆装置的随机存取存储器；其中所述逻辑‑实体表包括用于存取所述目标数据的地址映射信息，且进行检查操作以取得检查结果包括检查指向所述逻辑‑实体表的第一逻辑‑实体表索引和自所述主装置发送的第二逻辑‑实体表索引是否彼此相等；以及从所述非挥发性存储器读取所述目标数据，并将所述目标数据发送至所述主装置。本发明能够确保记忆装置可分别在各种情况下正常运作并且提升整体安全性。
-
公开(公告)号：CN107526540B
公开(公告)日：2020-07-10
申请号：CN201610614705.1
申请日：2016-07-29
Applicant: 慧荣科技股份有限公司
IPC: G06F3/06
Abstract: 本发明提供一种数据储存装置及其数据维护方法，包括一快闪存储器以及一控制器。快闪存储器具有多个三阶数据区块。控制器接收一第一数据以及该第一数据的一第一逻辑地址，将第一数据写入一第一三阶备用区块，并且依据第一逻辑地址决定对应第一逻辑地址的一第一三阶数据区块。控制器还判断第一三阶数据区块是否已存在有效数据。当第一三阶数据区块具有有效数据时，控制器反查第一三阶数据区块所相应的一第二逻辑地址，释放映射至第二逻辑地址的第一三阶数据区块、一第二三阶数据区块以及一第三三阶数据区块。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.046 seconds)
