用于动态页编程的更新设计

    公开(公告)号:CN1647214B

    公开(公告)日:2010-04-28

    申请号:CN03807744.2

    申请日:2003-02-14

    CPC classification number: G11C16/3431 G11C16/0475 G11C16/3418

    Abstract: 一种闪存阵列,其具有被分成连接到字线(12、202、208)的区段的多个双位存储单元(10、210、212、214、216、220、222)以及一对参考单元(218),此参考单元与各区段逻辑地相关。一种将需要改变的区段或者多个区段字再编程的方法,包括将允许的改变输入到闪存阵列;在各区段中读取受到改变的字或者多个字;对各区段中将受到改变的字或者多个字中的位进行编程;将在受到改变的字或者多个字中的先前受到编程的位更新;将在各区段中改变的字或者多个字中先前受到编程的位更新;将在各区段中剩余字或者多个字中先前受到编程的位更新;以及将在已经被改变的区段中的各对参考单元中先前受到编程的位(10、210、212、214、216、220、222)予以更新。

    用于快速且准确的存储器读取操作的电路

    公开(公告)号:CN100561598C

    公开(公告)日:2009-11-18

    申请号:CN200480006883.1

    申请日:2004-03-01

    Abstract: 公开了一种用于在读取操作期间读出目标单元内电流的存储器电路。依据一个示意性实施例,此存储器电路包含目标单元(305)、第一邻近单元(355)、和运算放大器(381)。第一目标单元的第一位线(316)连接至接地端;目标单元的第二位线(321)则连接至漏极电压。读出电路(360)在第一节点(320)连接至第一位线(316)或第二位线(321)的至少其中之一。第一邻近单元(355)的第三位线(341)连接至第二节点(350)。运算放大器(381)的输出端在读取操作期间在第二节点(350)连接至第三位线(341)。运算放大器(381)的非反相输入端连接至第一节点(320),且其反相输入端连接至第二节点(350)。

Patent Agency Ranking