-
公开(公告)号：CN1965371A
公开(公告)日：2007-05-16
申请号：CN200580018934.7
申请日：2005-02-11
Applicant: 斯班逊有限公司
CPC classification number: G11C16/3413 , G11C11/5635 , G11C16/3404 , G11C16/3409
Abstract: 本发明提供将具有三个或三个以上数据状态(100、200)的多级闪存单元(MLB)区段擦除为单一数据状态(1000)的方法(400)。本发明使用交互式区段擦除方法(400)，该方法通过两个或者两个以上擦除阶段重复擦除(410、440)、验证(416)、软编程(420、450)和编程(430)该区段以达到高紧密的数据状态分布(300、1000)。于一个实施例中，该方法(400)于第一阶段本质上使用交互式擦除、软编程和编程脉冲将该区段中所有MLB存储单元擦除至中间状态(410、600)和对应的阈值电压值。然后在第二阶段(440、450)，该方法使用另外的交互式擦除(440)和软编程脉冲(450)进一步将该区段中的所有MLB存储单元擦除至最终数据状态以达到对应的预期的存储单元的最终阈值电压值(1000)。该方法(400)可以选用包括一个或者多个类似操作的附加阶段，这些阶段可以成功地将区段存储单元擦除至紧密分布的相同状态(1000)而为其后的编程操作做好准备。本方法的一个态样在于这些阶段所选择的实际阈值电压值和/或数据状态可以由使用者预定并输入至存储装置。
-
公开(公告)号：CN101023495B
公开(公告)日：2011-04-06
申请号：CN200580031416.9
申请日：2005-09-20
Applicant: 斯班逊有限公司
Inventor： D·汉密尔顿 , F·巴瑟图尔 , M·霍林尔克 , E·格申 , M·A·范布斯基尔克
CPC classification number: G11C11/5671 , G11C16/0475 , G11C16/34 , G11C16/3418 , G11C2211/5634
Abstract: 本发明系有关一种决定双端(dual sided)ONO闪存单元(500)中之位的电平(level)之技术(800)，其中可将该双端ONO闪存单元的每一位编程到多个电平(540、542、544)。核心内存单元的位的电平是根据针对该位的核心电流斜率与对应于该位的可能电平的多个参考电流斜率所作的斜率比较来决定。本发明的一个或多个观点考虑到一位上的电荷之电平对另一位可能造成的影响，而此种影响也称为互补位干扰。系利用已知的跨导计量来作出位电平决定，以便提供较高程度的分辨率及正确性。在此种方式下，根据本发明的一个或多个观点决定该位电平会减少了不正确或错误的读取。
-
公开(公告)号：CN100358051C
公开(公告)日：2007-12-26
申请号：CN01823114.4
申请日：2001-11-14
Applicant: 斯班逊有限公司
CPC classification number: G11C16/3445 , G11C16/16 , G11C16/344
Abstract: 提供系统(10a)以便在闪存擦除操作期间降低带到带隧穿电流。系统(10a)包含划分成(N)个子区块的输入/输出存储器区块(20)，N为整数，和漏极泵(40)以便为在N个子区块内的相关擦除操作产生电源。擦除排序子系统(60)，产生用于分别激活在N个子区块内的每一个擦除操作的N个脉冲(50)以便降低由漏极泵(40)所提供的带到带隧穿电流。
-
公开(公告)号：CN1969340A
公开(公告)日：2007-05-23
申请号：CN200580019314.5
申请日：2005-02-11
Applicant: 斯班逊有限公司
IPC: G11C11/56
Abstract: 本发明提供数种方法及电路用于在双位快闪存储阵列中执行高速写入(编程)操作。方法(200)包含，例如，擦除(204)阵列内各单元的第一与第二位成为第一状态，编程(206)阵列内各单元的第一位成为第二状态，且随后根据用户的数据编程阵列内一个或更多单元的第二位成为第一与第二状态中的一种，结果该第二位可快速写入(编程)。此外，该电路包含，例如，核心单元阵列(402)，具有配置成多个阵列部份的双位快闪存储单元。该电路进一步包含控制电路(404)，配置成可选择性区块擦除该阵列部分中的一个，其中在区块擦除(204)的第一阶段，于一个阵列部分内各双位快闪存储单元的第一与第二位位置两者均被移除足够的电荷以实现第一状态。该控制电路(404)进一步配置成：在区块擦除的第二阶段(206)中，供给电荷至一个阵列部分内各双位快闪存储单元的第一位位置以致随后可快速写入用户的数据至第二位位置。
-
公开(公告)号：CN1864231B
公开(公告)日：2010-10-27
申请号：CN200480028952.9
申请日：2004-09-16
Applicant: 斯班逊有限公司
CPC classification number: G11C16/3404 , G11C16/0475 , G11C16/107 , G11C16/3409 , G11C16/344 , G11C16/3445 , G11C16/345
Abstract: 一种擦除由多个存储单元(10)所组成的快闪电可擦除只读存储器(EEPROM)装置的方法，包括预编程(100)多个存储单元(10)、施加擦除脉冲(110)至所述的多个存储单元(10)、接着进行擦除检验(120)。擦除检验(120)后接着软编程(135)任何具有阈值电压低于预定最小电位(VTMIN)的存储单元，并施加正栅极应力(130)至所述的多个存储单元(10)。本擦除方法可防止过度擦除并提供严格的阈值电压分布。
-
Patent Agency Ranking
公开(公告)号：CN100470679C
公开(公告)日：2009-03-18
申请号：CN03811863.7
申请日：2003-04-22
Applicant: 斯班逊有限公司
CPC classification number: G11C16/107 , G11C11/5635 , G11C11/5671 , G11C16/0475 , G11C16/16
Abstract: 一种擦除闪存单元扇区的方法，其中对该闪存单元扇区施加第一组预设的预先擦除电压(步骤402)。在施加第一组预设的预先擦除电压之后，判定是否应该在闪存单元扇区上施加另一组的预设预先擦除电压(步骤410)。假使无须施加另一组预设预先擦除电压，则对扇区进行标准擦除过程(步骤411)。
-
公开(公告)号：CN101263563B
公开(公告)日：2012-05-02
申请号：CN200680033325.3
申请日：2006-09-08
Applicant: 斯班逊有限公司
Abstract: 本发明提供一种方法用于编程包含存储器单元(201)之阵列(102)之非易失性存储器阵列，其中各存储器单元(201)包括基板(310)、控制栅极(328)、电荷储存组件(322)、源极区域(203)及漏极区域(202)。该方法包括接收含有将在该阵列中被编程之预定数量之位的编程窗(programming window)(700)，及判定该预定数量之位中哪几个位将于该存储器阵列中被编程(703)。该预定数量之位系同时被编程至该阵列中之对应的存储器单元(705)。该阵列中之该预定数量之位的编程状态系同时被验证(708)。
-
公开(公告)号：CN101099217B
公开(公告)日：2011-09-14
申请号：CN200580046493.1
申请日：2005-12-20
Applicant: 斯班逊有限公司
CPC classification number: G11C16/16 , G11C11/5671
Abstract: 提供对多级闪存单元(MLB)的字线进行编程的方法(400)，该存储单元是每一位具有三个或更多个之数据层级对应于三个或更多个之阈值电压(300)。本发明采用交互式编程算法(400)，藉以于两个编程阶段中将存储单元的字线之位编程，以达成高度紧密之Vt分布，其中，前述两个编程阶段包括粗编程阶段(430)及精编程阶段(450)。
-
公开(公告)号：CN100433193C
公开(公告)日：2008-11-12
申请号：CN02827250.1
申请日：2002-12-17
Applicant: 斯班逊有限公司
CPC classification number: G11C16/3409 , G11C11/5657 , G11C11/5671 , G11C16/0475 , G11C16/10 , G11C16/3404 , G11C16/3436 , G11C16/3445
Abstract: 本发明提供了一种在相当高的临界电压(VT)改变值(delta VT)下编程一内存阵列(68)的双位存储单元(10，82，84，86，88)的第一位(C0，C2，C4，C6)及第二位(C1，C3，C5，C7)的系统及方法。该相当高的VT保证：在相当长的一段时间中经过较高的温度应力及(或)客户操作之后，该内存阵列(68)仍能一贯地保持所编程的资料并能擦除资料。在大致较高的VT改变值下，对存储单元(10，82，84，86，88)的第一位(C0，C2，C4，C6)的编程会使对第二位(C1，C3，C5，C7)的编程因较短的信道(8)长度而变得较不易改变且较快速。因此，本发明在编程第一位(C0，C2，C4，C6)及第二位(C1，C3，C5，C7)期间，采用了经过选择的栅极及漏极电压、以及编程脉冲宽度，此种方式保证了受到控制的第一位VT，并减缓了对第二位(C1，C3，C5，C7)的编程。此外，该等经过选择的编程参数可在不使电荷耗损变差的情形下保持较短的编程时间。
-
公开(公告)号：CN101263563A
公开(公告)日：2008-09-10
申请号：CN200680033325.3
申请日：2006-09-08
Applicant: 斯班逊有限公司
Abstract: 本发明提供一种方法用于编程包含存储器单元(201)之阵列(102)之非易失性存储器阵列，其中各存储器单元(201)包括基板(310)、控制栅极(328)、电荷储存组件(322)、源极区域(203)及漏极区域(202)。该方法包括接收含有将在该阵列中被编程之预定数量之位的编程窗(programming window)(700)，及判定该预定数量之位中哪几个位将于该存储器阵列中被编程(703)。该预定数量之位系同时被编程至该阵列中之对应的存储器单元(705)。该阵列中之该预定数量之位的编程状态系同时被验证(708)。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.031 seconds)
