公开(公告)号：CN104517645B

公开(公告)日：2019-08-13

申请号：CN201410206549.6

申请日：2014-05-16

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 杨光军 ,  冯楚华

IPC: G11C16/06 ,  G11C16/26

CPC classification number: G11C16/26 ,  G11C5/10 ,  G11C5/145 ,  G11C16/06 ,  G11C16/30 ,  G11C16/32 ,  G11C16/34

Abstract: 本发明公开了一种闪存低速读模式控制电路，包括：电荷泵，由串联两个电阻和一个第一开关组成的第一分压电路，由两个电容串联形成的第二分压电路。第一开关用于对低速读模式的数据读取模式和电荷泵漏电模式进行切换，在数据读取模式中，两个电阻形成的第一分压通过比较器、与非门和缓冲器反馈到电荷泵的输入端，使得电荷泵的输出电压的稳定值和第一分压成比例。在电荷泵漏电模式，第二分压电路监测电荷泵的输出电压，当输出电压低于低阈值电压时，形成反馈信号到电荷泵的输入端并使电荷泵开启，当输出电压高于低阈值电压时，形成反馈信号到电荷泵的输入端并使电荷泵停止工作。本发明能大大降低整个低速读模式的平均电流，降低读取过程的功耗。

公开(公告)号：CN105830163B

公开(公告)日：2019-08-02

申请号：CN201480069387.4

申请日：2014-12-05

Applicant: 桑迪士克科技有限责任公司

Inventor： 罗汉·帕特尔 ,  保-灵·葛 ,  尤金·塔姆

IPC: G11C11/56 ,  G11C16/34 ,  G11C29/02

CPC classification number: G11C16/3459 ,  G11C11/5628 ,  G11C16/10 ,  G11C16/26 ,  G11C16/3454 ,  G11C29/025 ,  G11C2029/1202 ,  G11C2211/5621

Abstract: 本文中公开了用于确定是否存在由于对非易失性存储元件进行编程而发生的缺陷的技术。示例缺陷包括：断开的字线、控制栅与衬底的短路、字线与字线的短路、双重写入等。可以将存储器单元编程，使得存在存储器单元在不同数据状态中的基本上均匀的分布。在进行编程之后，以一个或更多个参考电平对存储器单元进行感测。基于该感测，策略性地形成存储器单元的两个子组，以使得能够以简单且高效的方式对缺陷进行检测。子组可以具有对数据状态的一定程度的分隔，以避免漏掉缺陷。将一个子组中的存储器单元的数目与另一子组中的存储器单元的数目进行比较。如果在两个子组之间存在显著的不平衡，则检测到缺陷。

公开(公告)号：CN104821181B

公开(公告)日：2019-07-19

申请号：CN201410769083.0

申请日：2014-12-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈旭顺 ,  郭政雄 ,  李谷桓 ,  陈中杰 ,  池育德

IPC: G11C16/02 ,  G11C16/06

CPC classification number: G11C16/26 ,  G11C11/1673 ,  G11C16/0408 ,  G11C16/0433 ,  G11C16/0483 ,  G11C16/24 ,  G11C16/30

Abstract: 提供了一种可使用1.5V至5.5V的电源电压的电源工作的多次可编程(MTP)结构。当电源电压高于第一电压时，第一电路配置成在第二晶体管的漏极处生成第二恒定电压，并且在第三电路中端子上生成第二恒定电压。在一些实施例中，第三电路提供第三晶体管的栅极上的第三恒定电压。当电源电压低于第一电压时，第五电路配置成在第三电路中端子上生成第四恒定电压。第四恒定电压基本上等于第二恒定电压。该方法还包括该结构的操作方法。

公开(公告)号：CN106663461B

公开(公告)日：2019-07-12

申请号：CN201580035365.0

申请日：2015-07-02

Applicant: 桑迪士克科技有限责任公司

Inventor： M.A.德阿布雷乌

IPC: G11C7/08 ,  G11C7/10 ,  G11C7/14 ,  G11C8/12 ,  G11C13/00 ,  G11C16/08 ,  G11C16/26 ,  G11C16/28

CPC classification number: G11C16/28 ,  G11C7/08 ,  G11C7/1027 ,  G11C7/14 ,  G11C8/12 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/0023 ,  G11C13/0028 ,  G11C13/004 ,  G11C16/08 ,  G11C16/26 ,  G11C2013/0054 ,  G11C2213/18 ,  G11C2213/71

Abstract: 一种方法包括，在数据存储装置中接收读取命令以读取存储器的字线的一部分。该方法还包括决定字线的第一和最后储存元件以识别储存元件的组。该方法包括决定耦接到字线的多个感测放大器的第一组和第二组感测放大器。第一组感测放大器耦接到储存元件的组，并且第二组感测放大器耦接到字线的与第一储存元件的组不同的一个或多个储存元件。该方法包括通过施加读取电压到字线且提供感测使能信号到第一组感测放大器的每个感测放大器而禁用第二组感测放大器的每个感测放大器，读取数据。

公开(公告)号：CN106205715B

公开(公告)日：2019-06-28

申请号：CN201610634627.1

申请日：2016-08-04

Applicant: 芯成半导体(上海)有限公司

Inventor： 林志光 ,  沈安星 ,  谢健辉

IPC: G11C16/26 ,  G11C16/10

CPC classification number: G11C16/0425 ,  G11C7/12 ,  G11C16/0466 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/26 ,  G11C16/34

Abstract: 本发明涉及半导体器件，公开了一种闪存的操作方法。本申请中，在对闪存单元执行读取操作时，同一行的选择栅PMOS晶体管的栅极所连接形成的第一控制线的电位从正电源电压切换到0V，由于不需要从正电压切换到负电压，大大降低了泵浦电路的功耗，同时对选择栅PMOS晶体管的栅极氧化层厚度和阈值电压进行适当的设置，使得被选中读取的闪存单元的读取电流能够准确代表被读取单元的状态。此外，在读取路径上去掉高压器件、仅使用低压器件，可以在执行读取操作时显著提高读速度。

公开(公告)号：CN106158029B

公开(公告)日：2019-06-28

申请号：CN201510196431.4

申请日：2015-04-23

Applicant: 华邦电子股份有限公司

Inventor： 李钟午

IPC: G11C16/10 ,  G11C16/34

CPC classification number: G11C16/10 ,  G11C16/12 ,  G11C16/14 ,  G11C16/24 ,  G11C16/26

Abstract: 本发明提供了一种页面缓冲器，所述页面缓冲器包括预先充电开关、第一开关、读取开关、写入开关、闩锁电路、数据开关以及致能开关。预先充电开关耦接于供应节点以及位线之间，供应电压提供至供应节点，位线耦接至所选择的存储器单元。第一开关耦接于位线以及数据节点之间，读取开关耦接于数据节点以及输入/输出节点之间，写入开关耦接于与数据节点互为反相的反相数据节点以及输入/输出节点之间。闩锁电路耦接于数据节点以及反相数据节点之间，数据开关耦接于反相数据节点以及第一节点之间，致能开关耦接于第一节点以及接地端之间。本发明可以降低芯片的面积。

公开(公告)号：CN106233455B

公开(公告)日：2019-06-07

申请号：CN201580019455.0

申请日：2015-04-20

Applicant: 株式会社佛罗迪亚

Inventor： 品川裕 ,  葛西秀男 ,  川嶋泰彦 ,  樱井良多郎 ,  谷口泰弘

IPC: G11C16/04 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  G11C14/00 ,  H01L29/423 ,  H01L27/11558

CPC classification number: G11C14/0063 ,  G11C16/0441 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  H01L27/11524 ,  H01L27/11558 ,  H01L29/42328

Abstract: 本发明提供一种非易失性半导体存储装置，在存储单元(1a)中，第一深阱(DW1)和第二深阱(DW2)不受相互约束，能够对第一深阱和第二深阱分别施加第一阱(W1)的电容晶体管(3a、3b)、或第二阱(W2)的写入晶体管(4a、4b)的动作所需的电压。由此，在存储单元中，能够将第一深阱和第一阱之间的电压差、或第二深阱和第二阱之间的电压差变为小于发生隧道效应的电压差(18V)，因此能够使第一深阱和第一阱之间的结电压、或第二深阱和第二阱之间的结电压变小，从而能够混载在电路结构被微细化且结耐压较低的电路元件上。

公开(公告)号：CN109671462A

公开(公告)日：2019-04-23

申请号：CN201810863665.3

申请日：2018-08-01

Applicant: 三星电子株式会社

Inventor： 金灿河 ,  康淑恩 ,  金志秀 ,  卢承京 ,  李东起 ,  李允宑 ,  李镇旭 ,  李熙元 ,  张俊锡 ,  崔永夏

IPC: G11C16/26

CPC classification number: G11C16/10 ,  G06K9/6223 ,  G06K9/6226 ,  G11C5/063 ,  G11C8/12 ,  G11C16/08 ,  G11C16/3445 ,  G11C16/3459 ,  G11C29/021 ,  G11C29/028 ,  G11C29/50004 ,  G11C16/26

Abstract: 一种包括控制器的存储设备的操作方法：从非易失性存储器接收读取数据；基于接收到的读取数据测量分别对应于非易失性存储器的多个存储单元块的多个阈值电压分布；基于所测量的多个阈值电压分布来测量多个存储单元块之间的分布变化；基于所测量的分布变化来动态地确定用于非易失性存储器的操作参数；以及向非易失性存储器发送操作命令、地址和与该地址相对应的至少一个操作参数。

公开(公告)号：CN109243507A

公开(公告)日：2019-01-18

申请号：CN201810754203.8

申请日：2018-07-10

Applicant: 三星电子株式会社

Inventor： 李泰润 ,  金埰勋

IPC: G11C7/10 ,  G11C7/12 ,  G11C16/04 ,  G11C16/24 ,  G11C16/26

CPC classification number: G11C16/26 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/24 ,  G11C16/30 ,  G11C16/32 ,  G11C7/1057 ,  G11C7/12

Abstract: 页缓冲器包括第一预充电电路、第二预充电电路和读出放大电路。第一预充电电路包括用于对连接到非易失性存储单元的位线预充电的第一路径。第二预充电电路包括用于对连接到位线的感测节点预充电的第二路径。第二路径与第一路径电分离。感测节点用于检测非易失性存储单元的状态。读出放大电路连接到感测节点和第二预充电电路，并且存储表示非易失性存储单元的状态的状态信息。第二预充电电路被配置为对感测节点执行第一预充电操作，并且被配置为基于第一预充电操作之后非易失性存储单元的状态来选择性地对感测节点执行第二预充电操作。

公开(公告)号：CN109147853A

公开(公告)日：2019-01-04

申请号：CN201810326387.8

申请日：2018-04-12

Applicant: 爱思开海力士有限公司

Inventor： 朴炳奎 ,  池承九

IPC: G11C16/26

CPC classification number: G06F3/0659 ,  G06F3/0604 ,  G06F3/0616 ,  G06F3/0619 ,  G06F3/0658 ,  G06F3/0673 ,  G06F3/0679 ,  G06F12/00 ,  G11C16/26

Abstract: 本发明公开一种存储器控制器的读取回收操作的方法，该方法包括：在对多个存储块中的每一个存储块中包括的一个或多个读取操作单元之中的读取操作单元进行的每一读取操作期间，更新多个存储块之中对应存储块的第一标示和读取操作单元的第二标示；检测多个存储块之中第一标示超过第一阈值的暖块；检测暖块中包括的读取操作单元之中更新后的第二标示超过第二阈值的读取热点；以及对读取热点执行读取回收操作。