-
公开(公告)号：CN101562445B
公开(公告)日：2010-09-29
申请号：CN200910141751.4
申请日：2005-05-30
Applicant: 松下电器产业株式会社
IPC: H03K17/687 , H03K17/693 , H01L27/088
CPC classification number: H03K17/693 , H01L27/088 , H03K17/6871
Abstract: 本发明公开了一种开关电路及半导体装置。在由设有3个栅极的多栅极FET即第一FET(101)、第二FET(102)构成的2输入1输出型高频开关电路中，第一FET(101)的第一栅极(51A)到第三栅极(51C)和第二FET(102)的栅极间区域(402A)、栅极间区域(402B)分别与第一控制布线(701)连接；第二FET(102)的第一栅极(52A)到第三栅极(52C)和第一FET(101)的栅极间区域(401A)、栅极间区域(401B)分别与第二控制布线(702)连接。因此，在使用多栅极FET的情况下，也能实现防止高频信号的绝缘性恶化、谐波失真特性恶化，接通状态中的插入损耗小的开关电路。
-
公开(公告)号：CN101102103A
公开(公告)日：2008-01-09
申请号：CN200710106423.1
申请日：2007-05-29
Applicant: 松下电器产业株式会社
IPC: H03K17/693 , H01P1/15 , H04B1/40
Abstract: 本发明提供一种不昂贵的射频开关电路，其在宽频带上具有所希望的射频特性，并且对诸如静电浪涌的高电压信号的流入具有所希望的承受力。将负偏压或大于等于0V且小于等于肖特基正向电压的正偏压用于控制端V11和V12，以控制FET11到18和FET21到28，以便使从第一输入/输出端P11延伸到第二输入/输出端P12的路径和从第一输入/输出端P11延伸到第三输入/输出端P13的路径导通/截止。因此，可以消除对DC隔离电容器的需要。
-
公开(公告)号：CN1307799C
公开(公告)日：2007-03-28
申请号：CN200410049035.0
申请日：2004-06-11
Applicant: 松下电器产业株式会社
IPC: H03K17/693 , H03K17/06
CPC classification number: H03K17/04123 , H03K17/693
Abstract: 在输入输出高频信号的多个输入输出端子之间设置由4组FET的串联电路构成的4个开关电路部。各开关电路部通过独立地分别对4个FET的栅端子施加栅控制电压，实现导通状态和关断状态。进而，在各开关电路部中，对FET的漏端子或源端子独立地施加漏控制电压，供给与输入到各开关电路部的高频信号的功率值对应的电压，作为栅控制电压和漏控制电压。
-
公开(公告)号：CN1263332C
公开(公告)日：2006-07-05
申请号：CN02131968.5
申请日：2002-09-03
Applicant: 松下电器产业株式会社
Abstract: 提供一种多频带便携电话机等中使用的高频电路装置，它能减少高频开关电路中的传输损失、减少发送放大器的输出功率、大幅度减少消耗功率。在设置于GSM系统的第一发送放大器(11)与天线(24)之间的第一高频开关电路(16)中，设置长度相当于GSM900MHz带的1/4波长的带状线，作为串联在发送信号的通路上的相位调节装置(25)使用。
-
公开(公告)号：CN1684366A
公开(公告)日：2005-10-19
申请号：CN200510071657.8
申请日：2005-04-15
Applicant: 松下电器产业株式会社
IPC: H03K17/693
CPC classification number: H01P1/15
Abstract: 在第一以及第二高频信号输入输出端子和天线之间分别连接第一以及第二直通侧场效应晶体管，将第一以及第二分流侧场效应晶体管的一端分别连接在第一以及第二高频信号输入输出端子上，在第一以及第二分流侧场效应晶体管的另一端和地之间连接由分流电容器和接合线组成的串联谐振电路。
-
Patent Agency Ranking
公开(公告)号：CN101267202A
公开(公告)日：2008-09-17
申请号：CN200810082194.9
申请日：2008-03-07
Applicant: 松下电器产业株式会社
IPC: H03K19/0185
CPC classification number: H03K19/0185
Abstract: 一种升压电路中使用的电流控制电路，向输入端子(IN)输入低电平电压时，晶体管(EF1)处于截止状态，第1开关电路(SW1)处于导通状态，第2开关电路(SW2)处于截止状态。因此，从升压电路(CP)输出的升压电压施加在负载(R)上。向输入端子(IN)输入高电平电压时，晶体管(EF1)处于导通状态，第1开关电路(SW1)处于截止状态，第2开关电路(SW2)处于导通状态。因此，与外部电源供给端子(VDD)同等的电压施加在负载(R)上。因此，即使在不需要升压电压时晶体管(EF1)中始终流过电流，也不会对来自升压电路(CP)的供给电流带来影响。
-
公开(公告)号：CN1716777A
公开(公告)日：2006-01-04
申请号：CN200510091310.X
申请日：2005-06-30
Applicant: 松下电器产业株式会社
IPC: H03K17/693 , H04B1/40
CPC classification number: H03K17/693
Abstract: 利用由肖特基接合方式制成的多个二极管，在形成开关用的和用于确保绝缘性的MESFET的化合物半导体基板上一体地形成能够选择多个控制电压输入端子的电压较高一方的二极管逻辑电路。接着，利用多个控制电压输入端子来控制开关用的MESFET，通过从二极管逻辑电路输出的OR电压来控制用于确保绝缘性的MFSFET。
-
公开(公告)号：CN1574631A
公开(公告)日：2005-02-02
申请号：CN200410049054.3
申请日：2004-06-11
Applicant: 松下电器产业株式会社
IPC: H03K17/693 , H03K17/06
CPC classification number: H03K17/102 , H03K17/6871 , H03K17/693 , H03K2217/0036
Abstract: 将多个电阻元件的第1端子与多个FET的串联电路的中间连接点连接，对多个电阻元件的第2端子施加与施加在多个FET的栅端子上的电压反相的电压。由此，可抑制多个FET的串联电路的中间连接点的电位的下降。其结果是，可使能处理的功率增大。另外，由于可抑制多个FET的串联电路的中间连接点的电位的下降，所以抑制了起因于多个FET的串联电路的中间连接点的电位的下降的失真特性和隔离特性的恶化，得到优良的高频特性。
-
公开(公告)号：CN1309166C
公开(公告)日：2007-04-04
申请号：CN200410049054.3
申请日：2004-06-11
Applicant: 松下电器产业株式会社
IPC: H03K17/693 , H03K17/06
CPC classification number: H03K17/102 , H03K17/6871 , H03K17/693 , H03K2217/0036
Abstract: 将多个电阻元件的第1端子与多个FET的串联电路的中间连接点连接，对多个电阻元件的第2端子施加与施加在多个FET的栅端子上的电压反相的电压。由此，可抑制多个FET的串联电路的中间连接点的电位的下降。其结果是，可使能处理的功率增大。另外，由于可抑制多个FET的串联电路的中间连接点的电位的下降，所以抑制了起因于多个FET的串联电路的中间连接点的电位的下降的失真特性和隔离特性的恶化，得到优良的高频特性。
-
公开(公告)号：CN1866707A
公开(公告)日：2006-11-22
申请号：CN200610084786.5
申请日：2006-05-17
Applicant: 松下电器产业株式会社
IPC: H02M3/07
CPC classification number: H02M3/07
Abstract: 来自于升压处理部分20的输出电压Vout被电阻41和42分压，并且将所得到的分压出的输出电压Va输入到比较器45的两个输入端子的其中一个。将通过利用电阻43和44对电压Vcc进行分压所获得的参考电压Vb输入到比较器45的另一输入端子。比较器45将分压出的输出电压Va与参考电压Vb进行比较，并且当分压出的输出电压Va较低时，输出High电压，而当分压出的输出电压Va较高时，输出Low电压。由此，当输出电压Vout不超过利用参考电压Vb确定的阈值时，信号振荡部分10以射频(N型CMOS FET 18处于OFF状态)执行振荡，而当输出电压Vout超出阈值时以低频率(N型CMOSFET 18处于ON状态)执行振荡。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.061 seconds)
