公开(公告)号：CN1527323B

公开(公告)日：2010-05-12

申请号：CN200410007488.7

申请日：2004-03-05

Applicant: 松下电器产业株式会社

Inventor： 中村敏宏 ,  大田清人 ,  饭田真久 ,  折笠宪一

IPC: G11C11/407 ,  G11C11/4074

CPC classification number: G11C5/145 ,  G11C7/12 ,  G11C11/4074 ,  G11C11/4094

Abstract: 本发明提供一种半导体存储器件及载有其和逻辑电路器件的半导体器件，可同时实现位线预充电动作的高速化以及缩小布图面积。在位线预充电电压发生装置中所包含的预充电电压激励电路(105)中，设置了起开关作用的P沟道晶体管(206、207)。这样，提高了激励的效率，减小了用于激励的电容器(200)的电容面积。

公开(公告)号：CN102067240A

公开(公告)日：2011-05-18

申请号：CN200980124001.4

申请日：2009-01-23

Applicant: 松下电器产业株式会社

Inventor： 中村敏宏 ,  饭田真久

IPC: G11C29/42 ,  G11C11/401 ,  G11C11/413

CPC classification number: G11C7/1006 ,  G06F11/1048 ,  G11C7/22 ,  G11C2029/0411

Abstract: 半导体存储装置具有：存储阵列、纠错电路和定时控制信号生成部，定时控制信号生成部根据第1定时控制信号来生成第2定时控制信号，该第1定时控制信号控制向上述纠错电路输入的数据交接到该纠错电路的定时，该第2定时控制信号控制从上述纠错电路输出的数据从纠错电路交接到其它电路的定时，上述定时控制信号生成部包含与上述纠错电路的至少一部分相同或对应的电路，根据使上述第1定时控制信号延迟与上述纠错电路的延迟时间对应的时间的定时，来输出上述第2定时控制信号。

公开(公告)号：CN1527323A

公开(公告)日：2004-09-08

申请号：CN200410007488.7

申请日：2004-03-05

Applicant: 松下电器产业株式会社

Inventor： 中村敏宏 ,  大田清人 ,  饭田真久 ,  折笠宪一

IPC: G11C11/407 ,  G11C11/4074

CPC classification number: G11C5/145 ,  G11C7/12 ,  G11C11/4074 ,  G11C11/4094

Abstract: 本发明提供一种半导体存储器件及载有其和逻辑电路器件的半导体器件，可同时实现位线预充电动作的高速化以及缩小布图面积。在位线预充电电压发生装置中所包含的预充电电压激励电路(105)中，设置了起开关作用的P沟道晶体管(206、207)。这样，提高了激励的效率，减小了用于激励的电容器(200)的电容面积。