-
公开(公告)号：CN100340971C
公开(公告)日：2007-10-03
申请号：CN98805855.3
申请日：1998-06-05
Applicant: 松下电器产业株式会社
IPC: G06F7/00
CPC classification number: G06F7/76
Abstract: 本发明公开一种运算装置，具有将从外部输入的数字数据作为P位的数字数据进行存储的输入寄存器101、存储Q位的数字数据的输出寄存器107和将从输入寄存器101输出的P位的数字数据102作为第1输入数据、将从输出寄存器输出的Q位的数字数据103作为第2输入数据并根据从外部输入的控制数据104从第1输入数据102的位和第2输入数据103的位中选择应输出其值的位从而将由该选择的位的值构成的Q位的数字数据106向输出寄存器107输出的输出位选择单元105，该运算装置用于图像处理系统，适合于高速地进行代码的多路化处理或分离处理。
-
公开(公告)号：CN1158873C
公开(公告)日：2004-07-21
申请号：CN99814598.X
申请日：1999-12-13
Applicant: 松下电器产业株式会社
IPC: H04N7/24
CPC classification number: H04N19/43 , H04N19/423 , H04N19/51 , H04N19/61
Abstract: 一种传送进行无限制运动矢量模式的编码处理的数据，并且既不增加存储器容量又减轻处理器负荷的图像处理装置。该图像处理装置由发生对外部存储器(102)的访问地址的二维地址发生单元(107)，控制扩展逻辑空间的水平位置与垂直位置并且生成二维地址发生单元(107)的动作允许信号的地址控制单元(109)构成。控制二维地址发生单元(107)与上述地址控制单元(109)进行协作，使得有效图像数据区外的访问地址能够成为有效图像数据区边缘的像素数据的地址，从而在外部存储器(102)内减少扩展区域。
-
公开(公告)号：CN1510924A
公开(公告)日：2004-07-07
申请号：CN200410002297.1
申请日：1999-12-13
Applicant: 松下电器产业株式会社
IPC: H04N7/24
CPC classification number: H04N19/43 , H04N19/423 , H04N19/51 , H04N19/61
Abstract: 一种图像处理装置，包括：进行图像数据的输入输出的图像输入输出单元；存储图像数据以及代码数据的有效图像数据区的外部存储器；和进行编码或解码处理的编码/解码单元，上述编码/解码单元具有：进行数据的编码或解码的数据处理单元；存储从外部存储器读出的有效访问矩形区的数据的内部存储器；在访问矩形区内设定数据处理矩形区，输出其起始地址并表示访问矩形区与有效图像数据区的相对位置的扩展图形的控制单元；以上述起始地址为起始点产生访问地址的地址发生单元；以及地址变换单元，在发生的地址在有效访问矩形区内时，将其直接输出到内部存储器，在发生的地址不在有效访问矩形区内时，根据扩展图形把发生的地址变换为有效访问矩形区内的地址输出到内部存储器。
-
公开(公告)号：CN1150449C
公开(公告)日：2004-05-19
申请号：CN98122380.X
申请日：1998-12-02
Applicant: 松下电器产业株式会社
IPC: G06F7/00
CPC classification number: H03M7/4006 , G06F7/02 , G06F2207/025 , H03M7/46
Abstract: 对于每个数据，连续发生数据匹配的次数与不匹配的数据一起被写入一个存储器，从该存储器读出数据，以连续地执行随后的数据处理并同时检测最后写入存储器的数据。为此，在一个数据寄存器中设置一个希望值并发出一条比较指令，由该比较指令将在该寄存器中设置的值与在第二个寄存器中设置的值进行比较，并将连续发生数据匹配的次数与不匹配的数据一起输出；当一个检索计数器的输出达到一个预定值时，比较指令被停止，此时，连续匹配的次数、不匹配的数据及一个结束标志信号被写入存储器内相同地址的位置。
-
公开(公告)号：CN1144466C
公开(公告)日：2004-03-31
申请号：CN98806282.8
申请日：1998-06-11
Applicant: 松下电器产业株式会社
IPC: H04N7/24
CPC classification number: H04N19/42 , H04N19/152 , H04N19/50 , H04N19/61
Abstract: 本发明的目的在于提供一种图像处理装置，该装置使得从图像数据的输入开始到编码处理开始的延迟小，用于暂时存储进行编码处理的图像数据的暂时存储装置的存储容量小，即使编码处理停滞等的情况下也可以降低图像数据的废弃的可能性，并且使图像的劣化少。通过配备与处理状况对应生成控制信息的标志生成部分，每次以单位量对暂时存储装置进行输入输出，根据控制信息执行图像数据的存储和编码处理。
-
Patent Agency Ranking
公开(公告)号：CN1330787A
公开(公告)日：2002-01-09
申请号：CN99814590.4
申请日：1999-12-15
Applicant: 松下电器产业株式会社
IPC: G06F17/16
CPC classification number: G06F17/16
Abstract: 判断从存储器101来的第1源数据是不是要用状态标志检测装置150进行运算的数据,作为状态标志保持其判断结果,用条件判断装置109判断其状态标志要进行运算的条件是否成立。根据该条件成立/不成立信息,控制装置110控制ALU100是否要进行运算。
-
公开(公告)号：CN1259211A
公开(公告)日：2000-07-05
申请号：CN98805855.3
申请日：1998-06-05
Applicant: 松下电器产业株式会社
IPC: G06F7/00
CPC classification number: G06F7/76
Abstract: 本发明公开一种运算装置,具有将从外部输入的数字数据作为P位的数字数据进行存储的输入寄存器101、存储Q位的数字数据的输出寄存器107和将从输入寄存器101输出的P位的数字数据102作为第1输入数据、将从输出寄存器输出的Q位的数字数据103作为第2输入数据并根据从外部输入的控制数据104从第1输入数据102的位和第2输入数据103的位中选择应输出其值的位从而将由该选择的位的值构成的Q位的数字数据106向输出寄存器107输出的输出位选择单元105该运算装置用于图象处理系统,适合于高速地进行代码的多路化处理或分离处理。
-
公开(公告)号：CN101101538A
公开(公告)日：2008-01-09
申请号：CN200710141073.2
申请日：1998-06-05
Applicant: 松下电器产业株式会社
IPC: G06F7/76
CPC classification number: G06F7/76
Abstract: 本发明公开一种运算装置，具有将从外部输入的数字数据作为P位的数字数据进行存储的输入寄存器101、存储Q位的数字数据的输出寄存器107和将从输入寄存器101输出的P位的数字数据102作为第1输入数据、将从输出寄存器输出的Q位的数字数据103作为第2输入数据并根据从外部输入的控制数据104从第1输入数据102的位和第2输入数据103的位中选择应输出其值的位从而将由该选择的位的值构成的Q位的数字数据106向输出寄存器107输出的输出位选择单元105，该运算装置用于图象处理系统，适合于高速地进行代码的多路化处理或分离处理。
-
公开(公告)号：CN1278565C
公开(公告)日：2006-10-04
申请号：CN200410035344.2
申请日：2004-04-22
Applicant: 松下电器产业株式会社
CPC classification number: H04N19/523 , H04N19/42 , H04N19/423 , H04N19/436 , H04N19/44 , H04N19/51 , H04N19/61
Abstract: 本发明提供一种图像解码单元和使用它的图像编码装置、编码方法、图像解码装置和解码方法。图像解码单元(100)包括解码处理部(110)、数据存储器部(120)、再构成运算部(130)和帧存储器(140)，解码处理部(110)包括熵解码部(111)、运动补偿部(112)、逆量化部(113)和逆DCT部(114)，所述数据存储器部(120)具有数据存储器A(121)和数据存储器B(122)。在解码处理过程中，输入解码途中的中间数据，通过在向帧存储器(140)传送数据的途中设置输出再构成图像数据的再构成运算部(130)，可以并行处理生成再构成图像数据的处理和将再构成图像数据存储到帧存储器(140)的处理。由此，高速地进行图像再构成的处理。
-
公开(公告)号：CN1266942C
公开(公告)日：2006-07-26
申请号：CN200410002299.0
申请日：1999-12-13
Applicant: 松下电器产业株式会社
IPC: H04N7/24
CPC classification number: H04N19/43 , H04N19/423 , H04N19/51 , H04N19/61
Abstract: 一种图像处理装置，包括：进行图像数据的输入输出的图像输入输出单元；存储图像数据以及代码数据的存储器；输出矩形访问地址所必需的设定信息的处理器单元，它具有对上述存储器中的数据进行编码或解码的编码/解码单元；发生上述矩形访问地址，且发生水平结束信号和垂直结束信号的地址发生单元；用于保持各种发生矩形访问地址所必需的设定信息的设定信息保持单元；具有水平和垂直位置管理单元的地址控制单元，它还具有根据上述各信息以及上述水平和垂直结束信号而生成动作允许信号的单元，根据该动作允许信号控制地址发生单元的动作以及停止；以及根据由地址发生单元发生的矩形访问地址控制存储器的写入或读出的存储器控制单元。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.028 seconds)
