图像处理装置
    1.
    发明授权

    公开(公告)号:CN1266942C

    公开(公告)日:2006-07-26

    申请号:CN200410002299.0

    申请日:1999-12-13

    CPC classification number: H04N19/43 H04N19/423 H04N19/51 H04N19/61

    Abstract: 一种图像处理装置,包括:进行图像数据的输入输出的图像输入输出单元;存储图像数据以及代码数据的存储器;输出矩形访问地址所必需的设定信息的处理器单元,它具有对上述存储器中的数据进行编码或解码的编码/解码单元;发生上述矩形访问地址,且发生水平结束信号和垂直结束信号的地址发生单元;用于保持各种发生矩形访问地址所必需的设定信息的设定信息保持单元;具有水平和垂直位置管理单元的地址控制单元,它还具有根据上述各信息以及上述水平和垂直结束信号而生成动作允许信号的单元,根据该动作允许信号控制地址发生单元的动作以及停止;以及根据由地址发生单元发生的矩形访问地址控制存储器的写入或读出的存储器控制单元。

    实时处理器系统及控制方法

    公开(公告)号:CN1598797A

    公开(公告)日:2005-03-23

    申请号:CN200410078695.1

    申请日:2004-09-17

    CPC classification number: G06F13/26 G06F13/362

    Abstract: 本发明提供一种实时处理器系统以及控制方法。实时处理器系统具备:总线判优器(100)、具有处理器和中断处理部的多个运算处理单元(110、120)、DMA控制器(130)、多个优先级寄存器(141~143)、存储器(170),以及SCI(180),总线判优器(100)具有优先级比较部(150)以及总线分配决定部(160)。在各个优先级寄存器中,存储各个运算处理单元的I/O存取优先级值,将其进行比较,从而决定I/O存取权。通过改变优先级寄存器的设定,来适当地处理多路中断。

    图像处理方法以及图像处理装置

    公开(公告)号:CN1158873C

    公开(公告)日:2004-07-21

    申请号:CN99814598.X

    申请日:1999-12-13

    CPC classification number: H04N19/43 H04N19/423 H04N19/51 H04N19/61

    Abstract: 一种传送进行无限制运动矢量模式的编码处理的数据,并且既不增加存储器容量又减轻处理器负荷的图像处理装置。该图像处理装置由发生对外部存储器(102)的访问地址的二维地址发生单元(107),控制扩展逻辑空间的水平位置与垂直位置并且生成二维地址发生单元(107)的动作允许信号的地址控制单元(109)构成。控制二维地址发生单元(107)与上述地址控制单元(109)进行协作,使得有效图像数据区外的访问地址能够成为有效图像数据区边缘的像素数据的地址,从而在外部存储器(102)内减少扩展区域。

    图像处理装置
    6.
    发明公开

    公开(公告)号:CN1510924A

    公开(公告)日:2004-07-07

    申请号:CN200410002297.1

    申请日:1999-12-13

    CPC classification number: H04N19/43 H04N19/423 H04N19/51 H04N19/61

    Abstract: 一种图像处理装置,包括:进行图像数据的输入输出的图像输入输出单元;存储图像数据以及代码数据的有效图像数据区的外部存储器;和进行编码或解码处理的编码/解码单元,上述编码/解码单元具有:进行数据的编码或解码的数据处理单元;存储从外部存储器读出的有效访问矩形区的数据的内部存储器;在访问矩形区内设定数据处理矩形区,输出其起始地址并表示访问矩形区与有效图像数据区的相对位置的扩展图形的控制单元;以上述起始地址为起始点产生访问地址的地址发生单元;以及地址变换单元,在发生的地址在有效访问矩形区内时,将其直接输出到内部存储器,在发生的地址不在有效访问矩形区内时,根据扩展图形把发生的地址变换为有效访问矩形区内的地址输出到内部存储器。

    算术单元和数据处理单元

    公开(公告)号:CN1150449C

    公开(公告)日:2004-05-19

    申请号:CN98122380.X

    申请日:1998-12-02

    CPC classification number: H03M7/4006 G06F7/02 G06F2207/025 H03M7/46

    Abstract: 对于每个数据,连续发生数据匹配的次数与不匹配的数据一起被写入一个存储器,从该存储器读出数据,以连续地执行随后的数据处理并同时检测最后写入存储器的数据。为此,在一个数据寄存器中设置一个希望值并发出一条比较指令,由该比较指令将在该寄存器中设置的值与在第二个寄存器中设置的值进行比较,并将连续发生数据匹配的次数与不匹配的数据一起输出;当一个检索计数器的输出达到一个预定值时,比较指令被停止,此时,连续匹配的次数、不匹配的数据及一个结束标志信号被写入存储器内相同地址的位置。

    处理器装置、使用它的信息处理装置、编译装置及其方法

    公开(公告)号:CN1315062C

    公开(公告)日:2007-05-09

    申请号:CN03141254.8

    申请日:2003-06-04

    CPC classification number: G06F11/3624 G06F9/3861

    Abstract: 一种处理器装置,包括:命令处理单元(1),读入并顺次执行存储器装置(30)上的程序;地址寄存器(3),存储程序中的指针的绝对地址;范围信息寄存器(4),使用绝对地址来存储有关该指针的范围信息;以及例外发生单元(7),在命令处理单元利用地址寄存器的指针对存储器装置进行存取时,输入命令处理单元的输出和范围信息寄存器的范围信息,在存储器装置的违反范围时,向命令处理单元输出例外信号S1。将指针、其存取范围信息不可分地相关联,即使超过模块,也可以正确地进行存取。

Patent Agency Ranking