公开(公告)号：CN1925059A

公开(公告)日：2007-03-07

申请号：CN200610128830.8

申请日：2006-08-30

Applicant: 松下电器产业株式会社

Inventor： 永井裕康 ,  土岐和启 ,  三角贤治 ,  小谷秀人

IPC: G11C16/10 ,  H01L29/792

CPC classification number: G11C16/349

Abstract: 一种非易失性半导体记忆装置的改写方法，具有陷阱层的非易失性存储单元中，具有确保任意的等待时间的第1电荷注入(121)，以及在改写顺序中，在第1电荷注入后实施的第2电荷注入(122)，通过这样，利用写入后的初期变动(极短时间中与周边电荷的结合所引起的电荷损失现象)，降低使得数据保持特性恶化的周边电荷，进而补充因初期变动所引起的电荷损失部分，通过这样，提高之后的数据保持特性，抑制具有陷阱层的非易失性存储单元的数据保持特性的恶化。

公开(公告)号：CN102301426A

公开(公告)日：2011-12-28

申请号：CN200980155872.2

申请日：2009-09-18

Applicant: 松下电器产业株式会社

Inventor： 滨本幸昌 ,  土岐和启

IPC: G11C16/06 ,  G11C16/02 ,  G11C16/04

CPC classification number: G11C16/10 ,  G11C11/5628 ,  G11C16/3454

Abstract: 本发明提供一种非易失性半导体存储器，在对存储器单元阵列(100)中的多个非易失性存储器单元同时写入时，该多个非易失性存储器单元的位线通过列地址信号连接于M根(M为2以上的整数)数据线(DIO1～DIOm)。并且，在每一根数据线设有N个(N为1以上的整数)开关(SW1～SWn)和控制该N个开关的开关控制电路(103)，由M个开关控制电路控制M×N个开关，按存储器单元改变施加于多个存储器单元的位线的漏极电压的电压电平或漏极电压的施加期间。

公开(公告)号：CN101004951A

公开(公告)日：2007-07-25

申请号：CN200610172099.9

申请日：2006-12-28

Applicant: 松下电器产业株式会社

Inventor： 土岐和启 ,  永井裕康 ,  三角贤治 ,  小谷秀人

IPC: G11C16/10 ,  G11C16/34

CPC classification number: G11C16/0466 ,  G11C11/5671 ,  G11C16/10 ,  G11C16/16

Abstract: 在具有陷阱层的非易失性存储单元中，通过具有确保任意的等待时间的第一电荷注入(121)、和在改写时序中于第一电荷注入后实施的第二电荷注入(122)，利用刚刚写入之后的初期变动(极短时间内的与周边电荷的结合所引起的电荷损失现象)，降低使数据保持特性恶化的周边电荷，在此基础上进一步通过弥补因初期变动而减少的电荷损失量，来提高此后的数据保持特性。其中，仅在达到规定判断电平时实施第二电荷注入。这样可抑制具有陷阱层的非易失性存储单元的数据保持特性的恶化。

公开(公告)号：CN1822229A

公开(公告)日：2006-08-23

申请号：CN200610009243.7

申请日：2006-02-15

Applicant: 松下电器产业株式会社

Inventor： 小谷秀人 ,  三嶌智史 ,  土岐和启 ,  春山星秀

IPC: G11C16/02 ,  G11C16/06

CPC classification number: G11C11/22 ,  G11C29/50

Abstract: 通过使用用于监控重写状态的电路和用于对应于重写操作次数而改变读取条件的电路，基于监控重写状态的结果来优化数据“0”和数据“1”二者的可靠性容限或者数据“0”或数据“1”之一的可靠性容限，以实现高可靠性和较大的重写操作次数。