公开(公告)号：CN1299343C

公开(公告)日：2007-02-07

申请号：CN200410005879.5

申请日：2004-02-20

Applicant: 松下电器产业株式会社

Inventor： 成田贤治 ,  山口峰生

IPC: H01L21/66 ,  G01R31/26

CPC classification number: H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的课题在于提供能够检测因静电引起的充电损伤的充电损伤评价用半导体器件及其评价方法。该充电损伤评价用半导体器件具备：硅衬底9；在该硅衬底9上形成的第一绝缘膜10；在该第一绝缘膜10上形成、与硅衬底9连接的第一导电层6；在该第一导电层6上形成的第二绝缘膜11；在该第二绝缘膜11上形成、成为天线的第2导电层8；以及在该第二导电层8上形成的第三绝缘膜12。

公开(公告)号：CN1306568C

公开(公告)日：2007-03-21

申请号：CN200410059250.9

申请日：2004-06-14

Applicant: 松下电器产业株式会社

Inventor： 山下武志 ,  山口峰生

IPC: H01L21/3065 ,  H01L21/66

CPC classification number: G03F7/70608 ,  H01J37/32935

Abstract: 提供一种终点检测方法，通过在硅氧化膜(105A)及多晶硅膜(104)上照射光，测定由来自这些膜的反射光所形成的干涉光。求出波长为600nm的干涉光强度与波长范围在400nm到800nm的干涉光强度的积分值之间的比。这样，由于可以从所测定的干涉光波形中除去硅氧化膜(105A)产生的干涉成份，可以算出在多晶硅膜(104)产生的干涉光波形。最后，根据所算出的干涉光波形求出多晶硅膜(104)的残留厚度，通过对该残留厚度与所需厚度进行比较，检测加工多晶硅膜(104)时的加工终点。这样，利用在被处理层上形成的掩模层能准确检测加工被处理层时的终点。

公开(公告)号：CN1296968C

公开(公告)日：2007-01-24

申请号：CN200310120769.9

申请日：2003-12-04

Applicant: 松下电器产业株式会社

Inventor： 冈村秀亮 ,  山口峰生 ,  佐佐木智幸

IPC: H01L21/027 ,  H01L21/3065

CPC classification number: H01L21/0274 ,  H01L21/31144

Abstract: 一种半导体装置的制造方法，在由硅构成的半导体基板(1)上，形成硅氧化膜(2)。再在硅氧化膜(2)上形成含碳的抗蚀剂膜。然后对该抗蚀剂膜进行布图，形成抗蚀剂图形(3)。接着将抗蚀剂图形(3)置放在二氧化硫气体中，然后以在二氧化硫气体中置放过的抗蚀剂图形(3)作为掩模，对硅氧化膜(2)进行干蚀刻。从而能杜绝抗蚀剂倾倒，实现微小的图形。

公开(公告)号：CN1574245A

公开(公告)日：2005-02-02

申请号：CN200410059250.9

申请日：2004-06-14

Applicant: 松下电器产业株式会社

Inventor： 山下武志 ,  山口峰生

IPC: H01L21/3065 ,  H01L21/66

CPC classification number: G03F7/70608 ,  H01J37/32935

Abstract: 提供一种终点检测方法，通过在硅氧化膜(105A)及多晶硅膜(104)上照射光，测定由来自这些膜的反射光所形成的干涉光。求出波长为600nm的干涉光强度与波长范围在400nm到800nm的干涉光强度的积分值之间的比。这样，由于可以从所测定的干涉光波形中除去硅氧化膜(105A)产生的干涉成分，可以算出在多晶硅膜(104)产生的干涉光波形。最后，根据所算出的干涉光波形求出多晶硅膜(104)的残留厚度，通过对该残留厚度与所需厚度进行比较，检测加工多晶硅膜(104)时的加工终点。这样，利用在被处理层上形成的掩模层能准确检测加工被处理层时的终点。

公开(公告)号：CN1523653A

公开(公告)日：2004-08-25

申请号：CN200410005879.5

申请日：2004-02-20

Applicant: 松下电器产业株式会社

Inventor： 成田贤治 ,  山口峰生

IPC: H01L21/66 ,  G01R31/26

CPC classification number: H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的课题在于提供能够检测因静电引起的充电损伤的充电损伤评价用半导体器件及其评价方法。该充电损伤评价用半导体器件具备：硅衬底9；在该硅衬底9上形成的第一绝缘膜10；在该第一绝缘膜10上形成、与硅衬底9连接的第一导电层6；在该第一导电层6上形成的第二绝缘膜11；在该第二绝缘膜11上形成、成为天线的第2导电层8；以及在该第二导电层8上形成的第三绝缘膜12。

公开(公告)号：CN1505103A

公开(公告)日：2004-06-16

申请号：CN200310120769.9

申请日：2003-12-04

Applicant: 松下电器产业株式会社

Inventor： 冈村秀亮 ,  山口峰生 ,  佐佐木智幸

IPC: H01L21/027 ,  H01L21/3065

CPC classification number: H01L21/0274 ,  H01L21/31144

Abstract: 一种半导体装置的制造方法，在由硅构成的半导体基板(1)上，形成硅氧化膜(2)。再在硅氧化膜(2)上形成含碳的抗蚀剂膜。然后对该抗蚀剂膜进行布图，形成抗蚀剂图形(3)。接着将抗蚀剂图形(3)置放在二氧化硫气体中，然后以在二氧化硫气体中置放过的抗蚀剂图形(3)作为掩模，对硅氧化膜(2)进行干蚀刻。从而能杜绝抗蚀剂倾倒，实现微小的图形。