公开(公告)号：CN1471147A

公开(公告)日：2004-01-28

申请号：CN03149193.6

申请日：2003-06-20

Applicant: 松下电器产业株式会社

Inventor： 濑尾晓 ,  松田隆幸 ,  南出隆广

IPC: H01L21/60 ,  H01L21/31 ,  H01L21/304

CPC classification number: H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L24/02 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2924/01078

Abstract: 一种半导体装置的制造方法，在由半导体元件、多层布线层、接合凸垫(204)、钝化膜(206)等形成的晶圆(202)上涂敷缓冲涂敷膜(208)之后，通过曝光、显影，对缓冲涂敷膜(208)图形化，将缓冲涂敷膜(208)中位于接合凸垫(204)、划线区域(210)上的部分、以及位于外周区域(218)上的部分除去，形成开口部(208a)。然后，在晶圆(202)的表面上通过粘接糊(220)粘贴表面保护带(212)的状态下，采用研磨液对晶圆的背面进行研磨。在外周区域(218)中包含划线区域(210)的开口部(208a)采用粘接糊(220)堵塞，不使研磨液侵入。从而可以防止在晶圆的背面研磨工艺中所产生的研磨屑从晶圆的周边部侵入。

公开(公告)号：CN1287435C

公开(公告)日：2006-11-29

申请号：CN03149193.6

申请日：2003-06-20

Applicant: 松下电器产业株式会社

Inventor： 濑尾晓 ,  松田隆幸 ,  南出隆广

IPC: H01L21/60 ,  H01L21/31 ,  H01L21/304

CPC classification number: H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L24/02 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2924/01078

Abstract: 一种半导体装置的制造方法，在由半导体元件、多层布线层、接合凸垫(204)、钝化膜(206)等形成的晶片(202)上涂敷缓冲涂敷膜(208)之后，通过曝光、显影，对缓冲涂敷膜(208)图形化，将缓冲涂敷膜(208)中位于接合凸垫(204)、划线区域(210)上的部分、以及位于外周区域(218)上的部分除去，形成开口部(208a)。然后，在晶片(202)的表面上通过粘接糊(220)粘贴表面保护带(212)的状态下，采用研磨液对晶片的背面进行研磨。在外周区域(218)中包含划线区域(210)的开口部(208a)采用粘接糊(220)堵塞，不使研磨液侵入。从而可以防止在晶片的背面研磨工艺中所产生的研磨屑从晶片的周边部侵入。

公开(公告)号：CN1627496A

公开(公告)日：2005-06-15

申请号：CN200410100289.0

申请日：2004-12-10

Applicant: 松下电器产业株式会社

Inventor： 松田隆幸

IPC: H01L21/76

CPC classification number: H01L21/76229 ,  H01L21/823481

Abstract: 对形成沟槽后的基板进行热氧化后，在高输出且高温条件下通过CVD法形成厚度为30～80nm的膜应力强的第1绝缘膜。其次，对基板热处理后在沟槽的下缘部分附近产生缺陷区域。接着，填埋沟槽，堆积比第1绝缘膜的膜应力弱的绝缘膜，实施热处理后，通过研磨绝缘膜，形成填埋绝缘膜。在后续工序中由于使从绝缘膜接受的应力，能够集中在缺陷区域，因此能够防止在半导体元件的动作时电流流动的基板的上面附近产生缺陷区域。这样，可以降低随着沟槽型元件分离用绝缘膜的形成而产生的缺陷区域对半导体元件的影响。