公开(公告)号：CN1505267A

公开(公告)日：2004-06-16

申请号：CN200310117975.4

申请日：2003-11-26

Applicant: 松下电器产业株式会社

Inventor： 江渕刚志 ,  岩田徹 ,  吉河武文

IPC: H03L7/093

CPC classification number: H04L25/493

Abstract: 一种接收机电路，接收数据信号(RDP、RDM)及时钟脉冲信号(RCKP、RCKM)，用信号检测部(300)的频率检测电路(5)检测根据钟脉冲信号(RCKP、RCKM)的信号变动次数。而且，当该变动次数在预先确定的设定值以下时，由频率检测电路(5)向数据处理部(100)的1∶7串并行转换电路(2)具有的复位信号输入端子(NR)输出使其进行复位动作的信号，限制接受数据的输出。实现了在通过电缆接收信号的接收机电路中，不设置上拉电阻及下拉电阻，可用低电力检测电缆的脱开情况，而且能提高抗干扰性。

公开(公告)号：CN101606363A

公开(公告)日：2009-12-16

申请号：CN200780051282.6

申请日：2007-07-23

Applicant: 松下电器产业株式会社

Inventor： 小松义英 ,  江渕刚志 ,  堀聪司 ,  平田贵士 ,  中塚淳二

IPC: H04L25/02

CPC classification number: H04L25/0266 ,  H04L25/0272

Abstract: 本发明提供一种AC耦合接口电路，包括：差动驱动器(101)，其输出端子对与信号线对(102A、102B)连接，并且在数据发送时将发送数据(TXD)转换为差动信号后输出；差动接收器，其输入端子对与信号线对(102A、102B)连接，并且，在数据接收时接收由信号线对所传递来的差动信号并将差动信号转换为接收数据(RXD)。电位设定部(106)在信号线对(102A、102B)被传递差动信号之前，将信号线对的电位设定为预先规定的稳定电位。

公开(公告)号：CN1259777C

公开(公告)日：2006-06-14

申请号：CN200310117975.4

申请日：2003-11-26

Applicant: 松下电器产业株式会社

Inventor： 江渕刚志 ,  岩田徹 ,  吉河武文

IPC: H03L7/093

CPC classification number: H04L25/493

Abstract: 一种接收机电路，接收数据信号(RDP、RDM)及时钟脉冲信号(RCKP、RCKM)，用信号检测部(300)的频率检测电路(5)检测根据钟脉冲信号(RCKP、RCKM)的信号变动次数。而且，当该变动次数在预先确定的设定值以下时，由频率检测电路(5)向数据处理部(100)的1∶7串并行转换电路(2)具有的复位信号输入端子(NR)输出使其进行复位动作的信号，限制接受数据的输出。实现了在通过电缆接收信号的接收机电路中，不设置上拉电阻及下拉电阻，可用低电力检测电缆的脱开情况，而且能提高抗干扰性。

公开(公告)号：CN103502965A

公开(公告)日：2014-01-08

申请号：CN201280020042.0

申请日：2012-03-02

Applicant: 松下电器产业株式会社

Inventor： 江渕刚志 ,  岩田彻 ,  小松义英 ,  山田祐嗣 ,  宫嵜慎也 ,  平木刚

IPC: G06F13/42 ,  H04L7/00

CPC classification number: H03K5/159 ,  G06F1/12 ,  G06F13/4282 ,  G09G5/006 ,  G09G5/008 ,  G09G2370/14 ,  H04L7/0033 ,  H04L7/0041 ,  Y02D10/14 ,  Y02D10/151

Abstract: 调整第1信道(100)与第2信道(200)间的信号时滞的信道间时滞调整电路具备：相位调整电路(1)，其离散地以可变的延迟量来延迟输出所输入的第1信道的信号；信道耦合电路(3)，其被输入相位调整电路(1)的输出信号和第2信道(200)的信号，检测这2个信号的相位差；和控制部(7)，其基于信道耦合电路(3)的检测结果来控制相位调整电路(1)中的延迟量。该信道间时滞调整电路能仅在发送侧或接收侧调整信道间的信号时滞，实现低电路面积以及低消耗电力。

公开(公告)号：CN101842986A

公开(公告)日：2010-09-22

申请号：CN200880113691.9

申请日：2008-10-28

Applicant: 松下电器产业株式会社

Inventor： 山本道代 ,  江渕刚志 ,  村田健治

IPC: H03L7/18 ,  H03C3/00 ,  H03L7/08 ,  H03L7/107

CPC classification number: H03L7/183 ,  H03B5/1206 ,  H03B5/1228 ,  H03B5/1243 ,  H03B5/1265 ,  H03B2200/005 ,  H03L7/087 ,  H03L7/0898 ,  H03L7/093 ,  H03L7/099 ,  H03L7/0995 ,  H03L7/107 ,  H03L2207/06

Abstract: 本发明提供一种扩频时钟产生装置。扩频控制部(20)对PLL(10)进行控制，输出扩频时钟信号。环路带宽控制部(30)在扩频控制部(20)的操作过程中，控制PLL(10)中的相位比较器(11)、环路滤波器(12)、电压控制振荡器(13)以及分频器(14)中的至少一个，从而改变PLL(10)的环路带宽。