-
公开(公告)号：CN1505267A
公开(公告)日：2004-06-16
申请号：CN200310117975.4
申请日：2003-11-26
Applicant: 松下电器产业株式会社
IPC: H03L7/093
CPC classification number: H04L25/493
Abstract: 一种接收机电路，接收数据信号(RDP、RDM)及时钟脉冲信号(RCKP、RCKM)，用信号检测部(300)的频率检测电路(5)检测根据钟脉冲信号(RCKP、RCKM)的信号变动次数。而且，当该变动次数在预先确定的设定值以下时，由频率检测电路(5)向数据处理部(100)的1∶7串并行转换电路(2)具有的复位信号输入端子(NR)输出使其进行复位动作的信号，限制接受数据的输出。实现了在通过电缆接收信号的接收机电路中，不设置上拉电阻及下拉电阻，可用低电力检测电缆的脱开情况，而且能提高抗干扰性。
-
公开(公告)号：CN1407726A
公开(公告)日：2003-04-02
申请号：CN02127632.3
申请日：2002-08-06
Applicant: 松下电器产业株式会社
Inventor： 吉河武文
IPC: H03K19/0185
CPC classification number: H04L25/028 , H03K19/00323 , H04L25/0272 , H04L25/0282
Abstract: 一种通过差动将来自LSI内部的数据输出到外部的驱动电路。该驱动电路包括：恒流部，第1衬垫，第2衬垫，第1切换元件，第2切换元件，第1电阻，第2电阻以及控制部。恒流部输出所定的正或负电流。第1切换元件，连接于恒流部的输出节点和第1衬垫间，根据第1信号接通/截止。第2切换元件，连接于恒流部的输出节点和第2衬垫间，根据第2信号接通/截止。第2信号是第1信号的互补信号。第1电阻，连接于接收第1电压的第1节点和第1衬垫间。第2电阻，连接于接收第1节点和第2衬垫间。控制部，控制恒流部的输出节点的电位，使它成为所定电位。
-
公开(公告)号：CN101675632B
公开(公告)日：2012-11-21
申请号：CN200880011941.8
申请日：2008-02-26
Applicant: 松下电器产业株式会社
Inventor： 吉河武文
IPC: H04L25/02 , H04L25/49 , H03K19/0175
CPC classification number: H03K19/018507 , H03K3/356017 , H03K5/06 , H03K5/133 , H03K2005/00058 , H03K2005/00241 , H04L25/0272 , H04L25/028 , H04L25/0292 , H04L25/08 , H04L25/493
Abstract: 本发明公开了一种接收电路及数据传输系统。该接收电路连接在借助电流传输信息的第一及第二传输线路上，包括：第一及第二电流源、分别将在其中流动的电流转换为电压的第一及第二转换部、源极连接在所述第一电流源及所述第一传输线路上且漏极连接在所述第一转换部上的第一晶体管以及源极连接在所述第二电流源及所述第二传输线路上且漏极连接在所述第二转换部上的第二晶体管。所述第一晶体管的栅极与漏极分别连接在所述第二晶体管的漏极与栅极上。由此抑制了出现在传输线路上的电压振幅。
-
公开(公告)号：CN101313508A
公开(公告)日：2008-11-26
申请号：CN200680043294.X
申请日：2006-03-10
Applicant: 松下电器产业株式会社
CPC classification number: H04L7/033 , H03L7/07 , H03L7/0812 , H03L7/087 , H03L7/0891
Abstract: 一种相位比较器和相位调整电路。在高速数据通信用的定时恢复处理中的相位比较中，采用如下的结构，即在规定用于进行并行处理的数据窗而对该窗内的时钟和数据的边沿进行相位比较时，并行进行相位比较和数据边沿是否在窗内的判断，仅在数据边沿在窗内的情况下输出相位比较结果。根据该结构，不需要精度高的延迟电路就能进行没有错误的正确的相位比较。
-
公开(公告)号：CN101675632A
公开(公告)日：2010-03-17
申请号：CN200880011941.8
申请日：2008-02-26
Applicant: 松下电器产业株式会社
Inventor： 吉河武文
IPC: H04L25/02 , H04L25/49 , H03K19/0175
CPC classification number: H03K19/018507 , H03K3/356017 , H03K5/06 , H03K5/133 , H03K2005/00058 , H03K2005/00241 , H04L25/0272 , H04L25/028 , H04L25/0292 , H04L25/08 , H04L25/493
Abstract: 本发明公开了一种接收电路及数据传输系统。该接收电路连接在借助电流传输信息的第一及第二传输线路上，包括：第一及第二电流源、分别将在其中流动的电流转换为电压的第一及第二转换部、源极连接在所述第一电流源及所述第一传输线路上且漏极连接在所述第一转换部上的第一晶体管以及源极连接在所述第二电流源及所述第二传输线路上且漏极连接在所述第二转换部上的第二晶体管。所述第一晶体管的栅极与漏极分别连接在所述第二晶体管的漏极与栅极上。由此抑制了出现在传输线路上的电压振幅。
-
Patent Agency Ranking
公开(公告)号：CN1327617C
公开(公告)日：2007-07-18
申请号：CN03801971.X
申请日：2003-05-22
Applicant: 松下电器产业株式会社
IPC: H03L7/093
CPC classification number: H03L7/0812 , H03L7/0891 , H03L7/0893 , H03L7/0896 , H03L7/093
Abstract: 本发明提供一种：具有和现有一样的滤波特性、却能以更小的电路面积实现、适合作PLL、DLL的环路滤波器的低通滤波电路。作为低通滤波电路，包括：以该低通滤波电路的输入信号为输入，以第一电压为输出的第一滤波器(31)；为第一滤波器(31)所拥有的电路元件，根据所述第一电压让第一电流流动的电路元件(311)；产生与所述第一电流成一定比值的第二电流的电流产生器(32)；以所述第二电流为输入，以第二电压为输出的第二滤波器(33)；将所述第一电压和所述第二电压相加，输出该低通滤波电路的输出信号的加法器(34)。这里，通过让第二电流比第一电流小，便能将第二滤波器(33)中的电容元件缩小到1/100左右，从而能大幅度地减小电路面积。
-
公开(公告)号：CN1259777C
公开(公告)日：2006-06-14
申请号：CN200310117975.4
申请日：2003-11-26
Applicant: 松下电器产业株式会社
IPC: H03L7/093
CPC classification number: H04L25/493
Abstract: 一种接收机电路，接收数据信号(RDP、RDM)及时钟脉冲信号(RCKP、RCKM)，用信号检测部(300)的频率检测电路(5)检测根据钟脉冲信号(RCKP、RCKM)的信号变动次数。而且，当该变动次数在预先确定的设定值以下时，由频率检测电路(5)向数据处理部(100)的1∶7串并行转换电路(2)具有的复位信号输入端子(NR)输出使其进行复位动作的信号，限制接受数据的输出。实现了在通过电缆接收信号的接收机电路中，不设置上拉电阻及下拉电阻，可用低电力检测电缆的脱开情况，而且能提高抗干扰性。
-
公开(公告)号：CN1245339A
公开(公告)日：2000-02-23
申请号：CN99106127.6
申请日：1999-04-28
Applicant: 松下电器产业株式会社
IPC: G11C11/407
CPC classification number: G11C7/1093 , G11C7/1051 , G11C7/1057 , G11C7/1078 , G11C7/22
Abstract: 本发明为一种输入及输出装置,比较器5比较时钟信号CLK的数据取入边沿和从输入缓冲器11输出的数据信号D1’的上升沿、下降沿之时刻,延迟电路31根据比较结果,让时钟信号CLK推迟一所定时间,延迟电路32让时钟信号CLK推迟另一所定时间。数据信号D1’的逻辑值为“H”时,选择器4选择延迟电路31的延迟时钟信号CLK－LH,其逻辑值为“L”时,选择延迟电路32的延迟时钟信号CLK－HL。保持电路21根据选择器4所选择的延迟时钟信号锁存数据信号D1’。
-
公开(公告)号：CN101965685A
公开(公告)日：2011-02-02
申请号：CN200880127463.7
申请日：2008-10-28
Applicant: 松下电器产业株式会社
Inventor： 吉河武文
CPC classification number: H03K5/156 , H03K3/84 , H03K5/135 , H03K2005/00052 , H03L7/07 , H03L7/0814 , H03L7/0998 , H04B15/02 , H04B2215/067
Abstract: 本发明提供一种相位控制装置和使用了该装置的数据通信系统。在调整时钟相位的相位控制装置中，相位控制装置包括接收第一时钟、第二时钟及控制码并输出与上述控制码对应的相位的时钟的相位调整器((PI-11、PI-12)、PI-2、PI-3)。这些相位调整器以级联连接方式被设置成3级。使这些相位调整器((PI-11、PI-12)、PI-2、PI-3)的控制码相互联动而发生变化。因此，与仅用单个相位调整器来调整时钟相位的情况相比，若将各相位调整器的分辨率(调整粒度)设为N，则能将相位的调整粒度减小至N的级数次方。因此，在SSC中使用时能改善峰值功率降低值，且在应用于时钟恢复电路时能够实现高速化。
-
公开(公告)号：CN1244986C
公开(公告)日：2006-03-08
申请号：CN02127632.3
申请日：2002-08-06
Applicant: 松下电器产业株式会社
Inventor： 吉河武文
IPC: H03K19/0185
CPC classification number: H04L25/028 , H03K19/00323 , H04L25/0272 , H04L25/0282
Abstract: 一种通过差动将来自LSI内部的数据输出到外部的驱动电路。该驱动电路包括：恒流部，第1衬垫，第2衬垫，第1切换元件，第2切换元件，第1电阻，第2电阻以及控制部。恒流部输出所定的正或负电流。第1切换元件，连接于恒流部的输出节点和第1衬垫间，根据第1信号接通/截止。第2切换元件，连接于恒流部的输出节点和第2衬垫间，根据第2信号接通/截止。第2信号是第1信号的互补信号。第1电阻，连接于接收第1电压的第1节点和第1衬垫间。第2电阻，连接于接收第1节点和第2衬垫间。控制部，控制恒流部的输出节点的电位，使它成为所定电位。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.049 seconds)
