半导体存储装置
    1.
    发明授权

    公开(公告)号:CN1096680C

    公开(公告)日:2002-12-18

    申请号:CN94113672.8

    申请日:1994-10-28

    CPC classification number: G11C7/12 G11C7/24

    Abstract: 一种半导体存储装置,其组成包括:位线,字线,单元平板电极,由MOS晶体管以及强电介质电容组成的存储单元,以及改变位线电容值的变动装置。此变动装置由与位线连接的开关元件和与该开关元件连接的电容构成。数据提供者与数据使用者之间预先设定的最大读出次数的读出动作结束后,通过使开关元件处于导通状态,将电容与位线连接,因而位线电容值变得不确切,无法读出正确的数据。

    半导体存储装置
    3.
    发明公开

    公开(公告)号:CN1115099A

    公开(公告)日:1996-01-17

    申请号:CN94113672.8

    申请日:1994-10-28

    CPC classification number: G11C7/12 G11C7/24

    Abstract: 一种半导体存储装置,其组成包括:位线,字线,单元平板电极,由MOS晶体管以及强电介质电容组成的存储单元,以及改变位线电容值的变动装置。此变动装置由与位线连接的开关元件和与该开关元件连接的电容构成。数据提供者与数据使用者之间预先设定的最大读出次数的读出动作结束后,通过使开关元件处于导通状态,将电容与位线连接,因而位线电容值变得不确切,无法读出正确的数据。

    半导体存储装置
    4.
    发明公开

    公开(公告)号:CN1091544A

    公开(公告)日:1994-08-31

    申请号:CN93112773.4

    申请日:1993-12-02

    CPC classification number: G11C11/22

    Abstract: 位线BL0、/BL0接读出放大器。第1MOS晶体管Qn栅极、源极和漏极分别接第1字线WL0、第1强电介质电容Cs1的第1电极和BL0,Cs1的第2电极接第1板极CP0。第2MOS晶体管Qn的栅极、源极和漏极分别接第2字线DWL0、第2电容Cd2的第1电极和/BL0,Cd2的第2电极接第2板极DCP0。第2Qn关断后DCP0的逻辑电压反转。由此,采用强电介质的半导体存储装置可进行存储电容初始化,而且功耗不集中,能高速读出。

    IC卡和其OS启动方法
    7.
    发明授权

    公开(公告)号:CN1294526C

    公开(公告)日:2007-01-10

    申请号:CN200410032860.X

    申请日:2004-04-13

    CPC classification number: G06K7/0008 G06F9/441 G06K19/0719 G06K19/0723

    Abstract: 提供一种IC卡,当足够的操作电力被提供给IC卡(1A)时,初期OS选择装置(154)根据非易失性存储器18保存的识别信息而启动OS-A和OS-B的任何一个作为初期OS。然后,传送方式判别装置(151)基于从读写器(2)接收的数据来判别数据传送方式。OS是否合适判定装置(152)判定所判别的数据传送方式和与操作中的OS对应的数据传送方式是否一致。当数据传送方式不一致时,OS切换装置(154)将其切换到其它OS。对于与多个数据传送方式对应的、安装了多个OS的IC卡,在不使工作时钟高速化的情况下,针对各数据传送方式可以高速化进行合适的OS的选择/启动。

    IC卡和其OS启动方法
    8.
    发明公开

    公开(公告)号:CN1538349A

    公开(公告)日:2004-10-20

    申请号:CN200410032860.X

    申请日:2004-04-13

    CPC classification number: G06K7/0008 G06F9/441 G06K19/0719 G06K19/0723

    Abstract: 提供一种IC卡,当足够的操作电力被提供给IC卡(1A)时,初期OS选择装置(154)根据非易失性存储器18保存的识别信息而启动OS-A和OS-B的任何一个作为初期OS。然后,传送方式判别装置(151)基于从读写器(2)接收的数据来判别数据传送方式。OS是否合适判定装置(152)判定所判别的数据传送方式和与操作中的OS对应的数据传送方式是否一致。当数据传送方式不一致时,OS切换装置(154)将其切换到其它OS。对于与多个数据传送方式对应的、安装了多个OS的IC卡,在不使工作时钟高速化的情况下,针对各数据传送方式可以高速化进行合适的OS的选择/启动。

    半导体存贮装置
    9.
    发明公开

    公开(公告)号:CN1117192A

    公开(公告)日:1996-02-21

    申请号:CN94116280.X

    申请日:1994-09-22

    CPC classification number: G11C7/1006

    Abstract: 一种半导体存贮装置,包括多个存贮单元、将从该存贮单元读出的数据反相后再写入存贮单元的反相再写入构件,存贮有在再写入时是否将从存贮单元读出的数据作了反相的判定用数据存贮构件,根据来自判定用数据存贮器的输出判定是将从存贮单元读出的数据反相后输出或是不反相便输出的判定构件。利用这些构件能减少加于写入数据“1”的存贮单元电容器的电容绝缘膜上的应力,实现长寿命化。

Patent Agency Ranking