-
公开(公告)号:CN1494166A
公开(公告)日:2004-05-05
申请号:CN03160246.0
申请日:2003-09-28
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/28
CPC classification number: H01L29/6653 , H01L29/4232 , H01L29/6659 , H01L29/7833 , Y10S257/90
Abstract: 本发明提供一种起因于侧壁的应力小的半导体装置及其制造方法。基板(11)由作为元件形成区域的半导体层(12)和作为元件分离区域的STI(13)构成。在半导体(12)的上面设置栅极绝缘膜(15),从栅极绝缘膜(15)的上面经过STI(13)设置栅电极。然后,在从半导体层(12)的上面接近STI(13)之中半导体层(12)的外缘的区域的上面设置侧壁,使之覆盖栅电极(14)的侧面。使用该侧壁(30)作为用于形成源·漏区域发挥作用的高浓度杂质扩散层(16)的离子注入掩模。
-
公开(公告)号:CN1591866A
公开(公告)日:2005-03-09
申请号:CN200410057831.9
申请日:2004-08-18
Applicant: 松下电器产业株式会社
IPC: H01L27/04 , H01L29/00 , H01L21/822
CPC classification number: H01L27/0629 , H01L21/26586 , H01L29/665 , H01L29/6653 , H01L29/6659 , H01L29/7833
Abstract: 本发明提供具备即使在缩短了栅长的情况下也能确保大的电容可变范围的可变电抗器的可变电抗器·CMOS器件混合装载的半导体器件及其制造方法。半导体器件具有可变电抗器区(Va)和晶体管区(Tr)。在可变电抗器用的有效区中,在N阱区(12)中形成了掺了较高浓度的N型杂质而构成的衬底接触用扩散区(13a),而没有形成以往的半导体器件的可变电抗器那样的延伸区(或LDD区)。另一方面,在晶体管区(Tr)中的P阱区(11)中的位于多晶硅栅电极(18)的两侧方的区域中形成了高浓度源·漏区(14a)和延伸区(14b)。确保了较宽的耗尽层的扩大范围,扩大了可变电抗器的电容可变范围。
-
公开(公告)号:CN1299361C
公开(公告)日:2007-02-07
申请号:CN200410057831.9
申请日:2004-08-18
Applicant: 松下电器产业株式会社
IPC: H01L27/04 , H01L29/00 , H01L21/822
CPC classification number: H01L27/0629 , H01L21/26586 , H01L29/665 , H01L29/6653 , H01L29/6659 , H01L29/7833
Abstract: 本发明提供具备即使在缩短了栅长的情况下也能确保大的电容可变范围的可变电抗器的可变电抗器·CMOS器件混合装载的半导体器件及其制造方法。半导体器件具有可变电抗器区(Va)和晶体管区(Tr)。在可变电抗器用的有源区中,在N阱区(12)中形成了掺了较高浓度的N型杂质而构成的衬底接触用扩散区(13a),而没有形成以往的半导体器件的可变电抗器那样的延伸区(或LDD区)。另一方面,在晶体管区(Tr)中的P阱区(11)中的位于多晶硅栅电极(18)的两侧方的区域中形成了高浓度源·漏区(14a)和延伸区(14b)。确保了较宽的耗尽层的扩大范围,扩大了可变电抗器的电容可变范围。
-
-