校正串扰的方法
    1.
    发明授权

    公开(公告)号:CN1303558C

    公开(公告)日:2007-03-07

    申请号:CN200310118022.X

    申请日:2003-11-20

    Inventor: 雨河直树

    CPC classification number: G06F17/5036 G06F17/5045

    Abstract: 在半导体集成电路中,提供一种用于校正串扰的方法,它通过在相邻布线之间的信号传输而产生的布线之间的耦合电容实现影响,包括创建用于缓冲器划分的备用物的步骤;创建用于单元移动的备用物的步骤;或受影响网络逻辑合成步骤。这样通过缓冲区划分、单元移动或通过络解分解实现的单元数目的增加、逻辑颠倒以及输出端数目的变化可以校正串扰。

    延时计算方法、定时解析方法、计算对象网络的近似方法及延时控制方法

    公开(公告)号:CN1912881A

    公开(公告)日:2007-02-14

    申请号:CN200610121543.4

    申请日:2004-07-16

    CPC classification number: G06F17/5036

    Abstract: 一种考虑了半导体集成电路的延时计算对象网的邻近网的延时计算方法,包含,选择邻近网驱动单元的静态组合的邻近网内部电阻选择工序、把由从上述工序选择了的邻近网驱动单元的内部电阻等求得的系数乘耦合电容,把由此得到的值作为延时计算对象网的耦合电容接地的耦合电容接地工序、从由这些工序得到的电路导出延时值的延时值导出工序。由此,解决实际上由于把电位变动的邻近布线零电位近似而不能求出正确的延时值这样的延时计算方法中的问题。

    校正串扰的方法
    4.
    发明公开

    公开(公告)号:CN1503347A

    公开(公告)日:2004-06-09

    申请号:CN200310118022.X

    申请日:2003-11-20

    Inventor: 雨河直树

    CPC classification number: G06F17/5036 G06F17/5045

    Abstract: 在半导体集成电路中,提供一种用于校正串扰的方法,它通过在相邻布线之间的信号传输而产生的布线之间的耦合电容实现影响,包括创建用于缓冲器划分的备用物的步骤;创建用于单元移动的备用物的步骤;或受影响网络逻辑合成步骤。这样通过缓冲区划分、单元移动或通过络解分解实现的单元数目的增加、逻辑颠倒以及输出端数目的变化可以校正串扰。

Patent Agency Ranking