公开(公告)号：CN113497150B

公开(公告)日：2024-04-26

申请号：CN202010817677.X

申请日：2020-08-14

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新井雅俊

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/417 ,  H01L23/48

Abstract: 提供可靠性高的半导体装置，具备：第一导电型的第一及第二半导体层，第二半导体层具有第一及第二区域；第二导电型的第一及第三半导体区域；第一导电型的第二及第四半导体区域；第二电极，在第一沟槽内隔着第一绝缘膜与第一半导体区域对置，与设置于第一半导体层之上的第一电极电连接；第四电极，在第一沟槽内的第二电极之下隔着第二绝缘膜而与第一区域对置设置，与设置于第二半导体区域之上且与其电连接的第三电极电连接；第五电极，在第二沟槽内隔着第三绝缘膜与第三半导体区域对置地设置，与第一电极电连接；及第六电极，在第二沟槽内的第五电极之下隔着第四绝缘膜而与第二区域对置设置，与第一电极电连接。

公开(公告)号：CN113497150A

公开(公告)日：2021-10-12

申请号：CN202010817677.X

申请日：2020-08-14

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新井雅俊

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/417 ,  H01L23/48

Abstract: 提供可靠性高的半导体装置，具备：第一导电型的第一及第二半导体层，第二半导体层具有第一及第二区域；第二导电型的第一及第三半导体区域；第一导电型的第二及第四半导体区域；第二电极，在第一沟槽内隔着第一绝缘膜与第一半导体区域对置，与设置于第一半导体层之上的第一电极电连接；第四电极，在第一沟槽内的第二电极之下隔着第二绝缘膜而与第一区域对置设置，与设置于第二半导体区域之上且与其电连接的第三电极电连接；第五电极，在第二沟槽内隔着第三绝缘膜与第三半导体区域对置地设置，与第一电极电连接；及第六电极，在第二沟槽内的第五电极之下隔着第四绝缘膜而与第二区域对置设置，与第一电极电连接。

公开(公告)号：CN106486528A

公开(公告)日：2017-03-08

申请号：CN201610068979.5

申请日：2016-02-01

Applicant: 株式会社东芝

Inventor： 加藤浩朗 ,  西胁达也 ,  新井雅俊 ,  胜田浩明 ,  吉冈千香子 ,  鉾本吉孝

IPC: H01L29/40 ,  H01L29/423

Abstract: 根据一个实施方式，半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、导电层、栅极电极、以及第1电极。导电层具有第1部分、第2部分以及第3部分。第1部分设在第1区域之上。第1部分隔着第1绝缘部被第1半导体区域包围。第2部分在第2方向上延伸。第2部分设在第1半导体区域之上。第2部分位于第2区域之上。第3部分连接在第1部分与第2部分之间。第3部分在第3方向上延伸。第1电极与第3半导体区域以及导电层电连接。在第1电极与第3部分之间，连接有第2部分。

公开(公告)号：CN105206607A

公开(公告)日：2015-12-30

申请号：CN201410657709.9

申请日：2014-11-10

Applicant: 株式会社东芝

Inventor： 鉾本吉孝 ,  西脇达也 ,  新井雅俊

IPC: H01L27/06 ,  H01L21/82

CPC classification number: H01L29/66734 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/66143 ,  H01L29/7806 ,  H01L29/7813 ,  H01L29/872

Abstract: 本发明涉及半导体装置及其制造方法。实施方式的半导体装置包括：第1半导体层，具有第1区域和第2区域；第2半导体层，被设置于第1半导体层上侧；第3半导体层，被选择性地设置于第2半导体层上侧；控制电极，在第2半导体层以及第3半导体层中隔着绝缘膜而被设置；第1导电体，以隔着绝缘膜与控制电极以及第1半导体层相接的方式设置于第1半导体层内，相比控制电极而更位于第1半导体层侧；第2导电体，在第2区域中，在从第3半导体层朝向第1半导体层的方向上延伸，在第1半导体层内隔着绝缘膜而被设置；第1电极，与第1半导体层、第2半导体层以及第3半导体层电连接；以及第2电极，与第1半导体层电连接。

公开(公告)号：CN112420851B

公开(公告)日：2024-09-03

申请号：CN202010107182.8

申请日：2020-02-21

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新井雅俊

IPC: H01L29/872 ,  H01L29/06

Abstract: 实施方式提供能够降低关断时的漏电流的半导体装置。实施方式的半导体装置，包括：第1导电型的半导体部；在上述半导体部的背面上设置的第1电极；在上述半导体部的表面上设置的第2电极；第2导电型的第1半导体层，配置于在上述半导体部的上述表面侧设置的沟槽的内部；及绝缘层，设置于上述沟槽的内部，将上述第1半导体层从上述半导体部电绝缘。上述第2电极经由具有整流性的接触面而连接于上述半导体部，与上述第1半导体层电连接。

公开(公告)号：CN106449750B

公开(公告)日：2020-05-05

申请号：CN201610025310.8

申请日：2016-01-15

Applicant: 株式会社东芝

Inventor： 加藤浩朗 ,  新井雅俊 ,  吉冈千香子

IPC: H01L29/78 ,  H01L29/08 ,  H01L29/10 ,  H01L29/40 ,  H01L21/336

Abstract: 一种半导体装置，具有第1导电型的第1半导体区域、第2导电型的多个第2半导体区域、第1导电型的第3半导体区域、绝缘部、第1电极、栅极电极以及第2电极。第2半导体区域具有第1部分。第3半导体区域与第1部分在第2方向上排列。绝缘部的一侧与第1部分相接。绝缘部的另一侧与第3半导体区域相接。第1电极以及栅极电极被绝缘部包围。第1电极的至少一部分被第1半导体区域包围。栅极电极与第1电极隔开间隔设置。栅极电极在第2方向上与第2半导体区域相面对。第2电极设置在第3半导体区域之上。第2电极与第1电极以及第3半导体区域电连接。

公开(公告)号：CN106449751A

公开(公告)日：2017-02-22

申请号：CN201610111787.8

申请日：2016-02-29

Applicant: 株式会社东芝

Inventor： 西胁达也 ,  新井雅俊 ,  加藤浩朗 ,  胜田浩明 ,  吉冈千香子 ,  的场理惠子

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L21/76877 ,  H01L23/528 ,  H01L23/53295 ,  H01L29/4236 ,  H01L29/7813 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66734

Abstract: 一种半导体装置及其制造方法。根据一个实施方式，半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、栅极布线、第2绝缘层以及第1电极。栅极布线具有第1部分和第2部分。第1部分在第3方向上延伸。第2部分被第1部分包围。第2部分在第3方向上延伸。第2部分在第1方向上的厚度比第1部分在第1方向上的厚度薄。第2绝缘层设在第2区域之上。第2绝缘层将第1部分覆盖。第1电极设在栅极布线之上以及第2绝缘层之上。第1电极与栅极布线相接。

公开(公告)号：CN103516235B

公开(公告)日：2016-03-30

申请号：CN201310071378.6

申请日：2013-03-06

Applicant: 株式会社东芝

Inventor： 西胁达也 ,  吉冈启 ,  齐藤泰伸 ,  新井雅俊

IPC: H02M7/12

CPC classification number: H01L27/0727 ,  H01L21/8258 ,  H01L27/0605 ,  H01L27/0629 ,  H01L27/088 ,  H01L29/0619 ,  H01L29/2003 ,  H01L29/4175 ,  H01L29/4236 ,  H01L29/7783 ,  H01L29/7786 ,  H01L29/861 ,  H01L29/872 ,  H01L29/8725

Abstract: 一种不使用碳化硅等高价半导体材料也能实现反向恢复时间短、高耐压且高可靠性的整流电路。整流电路具备在第1端子及第2端子间串联连接的整流元件及单极场效应晶体管。整流元件具有第1电极及第2电极。在进行直流动作时，当反向偏置时流过整流元件的第1漏电流大于当在场效应晶体管的栅电极及源电极间施加了阈值以下的电压时流过源电极及漏电极的第2漏电流，并且第2漏电流与漏电极及源电极间的电压之间的关系处在场效应晶体管的安全工作区内，在进行交流动作时，当整流元件切换为反向偏置时，在反向偏置的期间内向整流元件的结电容的充电完成，并且充电过程中从整流元件流过场效应晶体管的电流处在场效应晶体管的安全工作区内。

公开(公告)号：CN103022098A

公开(公告)日：2013-04-03

申请号：CN201210071400.2

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  三须伸一郎 ,  新井雅俊

IPC: H01L29/41

CPC classification number: H01L29/407 ,  H01L29/41741 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/47 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/8725

Abstract: 实施方式涉及的半导体器件具备：衬底；第1导通部；第2导通部；半导体部；第1电极部；第2电极部；第1绝缘部；及第2绝缘部。第1导通部在Z轴方向上延伸。第2导通部在Z轴方向上延伸，沿着X轴方向与第1导通部分离。半导体部设置在第1导通部和第2导通部之间。第1电极部在第1导通部和第2导通部之间于Z轴方向上延伸。第2电极部在第1电极部和第2导通部之间于Z轴方向延伸，与第1电极部分离。第1绝缘部设置在第1电极部和半导体部之间，在第1电极部的边界面的法线方向上具有第1厚度。第2绝缘部设置在第2电极部和半导体部之间，在第2电极部的边界面的法线方向上具有比第1厚度还厚的第2厚度。

公开(公告)号：CN102694009A

公开(公告)日：2012-09-26

申请号：CN201110255941.6

申请日：2011-08-31

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  新井雅俊 ,  铃木诚和子

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78 ,  H01L29/739 ,  H01L29/861 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/0619 ,  H01L29/0856 ,  H01L29/0865 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/861 ,  H01L29/8725

Abstract: 本发明涉及半导体器件及其制造方法。本发明的半导体器件具备第1半导体层、多个基区、源区、在沟槽内隔着栅绝缘膜设置的栅电极、在沟槽内于栅电极之下隔着场板绝缘膜设置的场板电极、第1主电极、及第2主电极。场板绝缘膜的一部分的厚度比栅绝缘膜的厚度厚，设置于一对沟槽内的场板绝缘膜的一部分彼此之间的第1半导体层的宽度比设置于一对沟槽内的栅绝缘膜彼此之间的基区的宽度窄，在第1半导体层和场板绝缘膜的一部分之间的界面的正上方未形成源区。