-
公开(公告)号：CN110911491B
公开(公告)日：2023-10-13
申请号：CN201910180105.2
申请日：2019-03-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 西胁达也
Abstract: 实施方式提供一种能够提高耐压的半导体装置，其具备：第一导电型的第一半导体层；第一导电型的第二半导体层；第二导电型的第一半导体区域；第一导电型的第二半导体区域；第一电极，与第二半导体区域电连接；第二电极，隔着第一绝缘膜配置在第一沟槽内；多个柱状的第一场板电极，与第一电极电连接，夹着第二电极，隔着第二绝缘膜而配置在孔内；多个第三电极，从第一绝缘膜的端部延伸，隔着第三绝缘膜配置在第二沟槽内，从第二电极的端部以条状延伸；多个第二场板电极，与第一场板电极分离，隔着第四绝缘膜配置在第三沟槽内，经由第一电极与第一场板电极电连接，夹着或包围第三电极，并以条状延伸；以及第四电极，与第二电极和第三电极电连接。
-
公开(公告)号：CN112447847B
公开(公告)日：2023-08-15
申请号：CN202010107193.6
申请日：2020-02-21
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/40 , H01L29/423
Abstract: 实施方式提供能够获得高耐压、低导通电阻的半导体装置及其制造方法。实施方式的半导体装置具备：半导体部；电极，设置于上述半导体部上；及位于上述半导体部与上述电极之间的控制电极以及多个场电极。上述控制电极配置于第1沟槽的内部，从上述半导体部电绝缘。上述场电极配置于第2沟槽的内部，通过第3绝缘膜从上述半导体部电绝缘。上述第3绝缘膜包含第1绝缘部和比上述第1绝缘部薄的第2绝缘部。在上述多个场电极中的1个场电极与上述半导体部之间存在的第3绝缘膜中，上述第1绝缘部位于上述1个场电极和与上述1个场电极最接近的别的场电极之间。上述第2绝缘部与上述第1绝缘部相邻，位于上述1个场电极与其他场电极之间。
-
公开(公告)号：CN110277448B
公开(公告)日：2022-07-26
申请号：CN201810946471.X
申请日：2018-08-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 实施方式提供一种抑制了在恢复动作时产生破坏的半导体装置。实施方式的半导体装置具备：第1导电型的第1半导体区域；第2导电型的基底区域，形成在上述第1半导体区域之上；多个栅极电极，贯通上述基底区域而到达上述第1半导体区域；多个栅极绝缘膜，形成于上述多个栅极电极的每个栅极电极的周围；第1区域，是处于上述多个栅极绝缘膜之间的多个区域中的形成有第1导电型的源极区域的区域；第2区域，在上述多个区域中，位于上述第1区域的末端区域，未形成有上述源极区域；第1宽度的第1接触部，形成于上述第1区域，将上述基底区域与源极电极电连接；以及比上述第1宽度宽的第2宽度的第2接触部，形成于上述第2区域，将上述基底区域与上述源极电极电连接。
-
公开(公告)号：CN114628518A
公开(公告)日：2022-06-14
申请号：CN202110947803.8
申请日：2021-08-18
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1电极、第2电极、第3电极、第1导电部件及第1绝缘部件。半导体部件的第4半导体区域中的缺陷密度比半导体部件的第1半导体区域的第1位置中的第1缺陷密度高。
-
公开(公告)号：CN112447847A
公开(公告)日：2021-03-05
申请号：CN202010107193.6
申请日：2020-02-21
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/40 , H01L29/423
Abstract: 实施方式提供能够获得高耐压、低导通电阻的半导体装置及其制造方法。实施方式的半导体装置具备：半导体部；电极，设置于上述半导体部上；及位于上述半导体部与上述电极之间的控制电极以及多个场电极。上述控制电极配置于第1沟槽的内部，从上述半导体部电绝缘。上述场电极配置于第2沟槽的内部，通过第3绝缘膜从上述半导体部电绝缘。上述第3绝缘膜包含第1绝缘部和比上述第1绝缘部薄的第2绝缘部。在上述多个场电极中的1个场电极与上述半导体部之间存在的第3绝缘膜中，上述第1绝缘部位于上述1个场电极和与上述1个场电极最接近的别的场电极之间。上述第2绝缘部与上述第1绝缘部相邻，位于上述1个场电极与其他场电极之间。
-
Patent Agency Ranking
公开(公告)号：CN111697065A
公开(公告)日：2020-09-22
申请号：CN201910603679.6
申请日：2019-07-05
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/417 , H01L29/423 , H01L29/78
Abstract: 本发明的实施方式提供一种高性能的半导体装置。一实施方式的半导体装置包含半导体层、第1电极、第2电极、第3电极、第4电极、以及第5电极。半导体层具有沿着包含第1轴与第2轴在内的面的第1面。第1电极以及第2电极沿第1轴延伸。第3电极以及第4电极沿第2轴延伸。第5电极位于第1面的上方的第1层中，与第1电极以及第3电极电连接，包含第1部分、第2部分、第3部分以及第4部分。第1部分相交于第1电极以及第2电极。第2部分相交于第1电极以及第2电极，并且在第1端从第1部分独立。第3部分相交于第3电极以及第4电极。第4部分相交于第3电极以及第4电极，并且在第1端从第3部分独立。
-
公开(公告)号：CN111697064A
公开(公告)日：2020-09-22
申请号：CN201910633454.5
申请日：2019-07-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/40 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 实施方式使半导体装置的特性提高。实施方式的半导体装置具备：第1导电型的第1半导体层；第1导电型的第2半导体层，设置在第1半导体层之上；第2导电型的第3半导体层，设置在第2半导体层之上；第1导电型的第4半导体层，设置在第3半导体层之上；场板电极，在设置于第2半导体层、第3半导体层及第4半导体层中的沟槽内隔着第1绝缘膜设置；第1电极，隔着第3绝缘膜与第3半导体层对置而设置在沟槽内；第2绝缘膜，在沟槽内以被第1电极夹着的方式设置，被第1电极的下端夹着的第1部分的宽度大于被第1电极的中央夹着的第2部分的宽度。
-
公开(公告)号：CN106449751A
公开(公告)日：2017-02-22
申请号：CN201610111787.8
申请日：2016-02-29
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L21/76877 , H01L23/528 , H01L23/53295 , H01L29/4236 , H01L29/7813 , H01L29/42372 , H01L29/4238 , H01L29/66734
Abstract: 一种半导体装置及其制造方法。根据一个实施方式，半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、栅极布线、第2绝缘层以及第1电极。栅极布线具有第1部分和第2部分。第1部分在第3方向上延伸。第2部分被第1部分包围。第2部分在第3方向上延伸。第2部分在第1方向上的厚度比第1部分在第1方向上的厚度薄。第2绝缘层设在第2区域之上。第2绝缘层将第1部分覆盖。第1电极设在栅极布线之上以及第2绝缘层之上。第1电极与栅极布线相接。
-
公开(公告)号：CN103516235B
公开(公告)日：2016-03-30
申请号：CN201310071378.6
申请日：2013-03-06
Applicant: 株式会社东芝
IPC: H02M7/12
CPC classification number: H01L27/0727 , H01L21/8258 , H01L27/0605 , H01L27/0629 , H01L27/088 , H01L29/0619 , H01L29/2003 , H01L29/4175 , H01L29/4236 , H01L29/7783 , H01L29/7786 , H01L29/861 , H01L29/872 , H01L29/8725
Abstract: 一种不使用碳化硅等高价半导体材料也能实现反向恢复时间短、高耐压且高可靠性的整流电路。整流电路具备在第1端子及第2端子间串联连接的整流元件及单极场效应晶体管。整流元件具有第1电极及第2电极。在进行直流动作时，当反向偏置时流过整流元件的第1漏电流大于当在场效应晶体管的栅电极及源电极间施加了阈值以下的电压时流过源电极及漏电极的第2漏电流，并且第2漏电流与漏电极及源电极间的电压之间的关系处在场效应晶体管的安全工作区内，在进行交流动作时，当整流元件切换为反向偏置时，在反向偏置的期间内向整流元件的结电容的充电完成，并且充电过程中从整流元件流过场效应晶体管的电流处在场效应晶体管的安全工作区内。
-
公开(公告)号：CN102403356B
公开(公告)日：2015-11-25
申请号：CN201110111543.7
申请日：2011-03-18
Applicant: 株式会社东芝
Inventor： 西胁达也
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/0696 , H01L29/407 , H01L29/41741 , H01L29/41766 , H01L29/4238 , H01L29/66734
Abstract: 实施方式的半导体装置具备：第一导电型的漏极层；第一导电型的漂移层，设置于上述漏极层之上；第二导电型的基极区，设置于上述漂移层之上；第一导电型的源极区，选择性地设置于上述基极区表面。实施方式的半导体装置具备：第一栅电极，隔着第一绝缘膜设置于多个第一沟槽内，该第一沟槽从上述源极区的表面贯通上述基极区而与上述漂移层接触；场板电极，隔着第二绝缘膜在上述第一沟槽内设置于上述第一栅电极之下；第二栅电极，隔着第三绝缘膜设置于第二沟槽内，该第二沟槽在上述第一沟槽彼此之间从上述源极区的表面贯通上述基极区而与上述漂移层接触。实施方式的半导体装置具备：漏电极，与上述漏极层连接；源电极，与上述源极区和上述基极区连接。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.039 seconds)
