-
公开(公告)号：CN1255236A
公开(公告)日：2000-05-31
申请号：CN98804946.5
申请日：1998-04-10
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/28 , H01L21/768 , H01L21/8232 , H01L21/8238 , H01L21/8239 , H01L21/8242 , H01L21/8247 , H01L27/08 , H01L27/092 , H01L27/10 , H01L27/105 , H01L27/108 , H01L27/115 , H01L29/78
CPC classification number: H01L27/10852 , H01L27/105 , H01L27/10814 , H01L27/10855 , H01L27/10873 , H01L27/10888 , H01L27/10894 , Y10S257/90
Abstract: 提供一种半导体集成电路技术,借助于该技术,采用使DRAM的存储单元微细化的办法可以改善DRAM的集成度同时可以增加DRAM的工作速度。提供一种半导体集成电路装置的制造方法。首先,通过栅极绝缘膜(6)在半导体衬底衬底(1)的主面上边形成栅极电极(7),在栅极电极(7)的上表面上形成氮化硅膜(8)。在栅极电极(7)的侧面上形成由氮化硅构成的第1侧壁隔板(14)和由氧化硅构成的第2侧壁隔板(15)。其次,在DRAM的存储单元区域的选择MISFETQs中,连接孔(19和21)对于第1侧壁隔板(14)自匹配性地形成开口,形成导体(20)和位线BL的连接部分。此外,在DRAM的存储单元区域以外的N沟MISFET Qu1、Qn2和P沟MISFET Qp1中,对于第2侧壁隔板(15)自匹配性地形成高浓度N型半导体区域(16和16b)和高浓度P型半导体区域(17)。
-
公开(公告)号：CN1338115A
公开(公告)日：2002-02-27
申请号：CN99816394.5
申请日：1999-12-10
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L21/76229 , H01L21/76224 , H01L21/76232 , H01L27/10852 , H01L28/91
Abstract: 一种制造集成电路的方法,它包含下列步骤:以氮化硅(14)和侧壁间隔(16)作为掩模,利用干法腐蚀方法,在衬底(1)的隔离区中制作沟槽(2a);从氮化硅(14)清除侧壁间隔(16);以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面,使其剖面具有圆度。
-
Patent Agency Ranking
公开(公告)号：CN1184682C
公开(公告)日：2005-01-12
申请号：CN99816394.5
申请日：1999-12-10
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L21/76229 , H01L21/76224 , H01L21/76232 , H01L27/10852 , H01L28/91
Abstract: 一种制造集成电路的方法，它包含下列步骤：以氮化硅(14)和侧壁间隔(16)作为掩模，利用干法腐蚀方法，在衬底(1)的隔离区中制作沟槽(2a)；从氮化硅(14)清除侧壁间隔(16)；以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面，使其剖面具有圆度。
-
公开(公告)号：CN1540743A
公开(公告)日：2004-10-27
申请号：CN200410036958.2
申请日：1999-12-10
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
CPC classification number: H01L21/76229 , H01L21/76224 , H01L21/76232 , H01L27/10852 , H01L28/91
Abstract: 一种制造集成电路的方法，它包含下列步骤：以氮化硅(14)和侧壁间隔(16)作为掩模，利用干法腐蚀方法，在衬底(1)的隔离区中制作沟槽(2a)；从氮化硅(14)清除侧壁间隔(16)；以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面，使其剖面具有圆度。
-
公开(公告)号：CN1132228C
公开(公告)日：2003-12-24
申请号：CN98804946.5
申请日：1998-04-10
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/28 , H01L21/768 , H01L21/8232 , H01L21/8238 , H01L21/8239 , H01L21/8242 , H01L21/8247 , H01L27/08 , H01L27/092 , H01L27/10 , H01L27/105 , H01L27/108 , H01L27/115
CPC classification number: H01L27/10852 , H01L27/105 , H01L27/10814 , H01L27/10855 , H01L27/10873 , H01L27/10888 , H01L27/10894 , Y10S257/90
Abstract: 提供一种半导体集成电路技术，借助于该技术，采用使DRAM的存储单元微细化的办法可以改善DRAM的集成度同时可以增加DRAM的工作速度。提供一种半导体集成电路装置的制造方法。首先，通过栅极绝缘膜(6)在半导体衬底衬底(1)的主面上边形成栅极电极(7)，在栅极电极(7)的上表面上形成氮化硅膜(8)，在栅极电极(7)的侧面上形成由氮化硅构成的第1侧壁隔板(14)和由氧化硅构成的第2侧壁隔板(15)。其次，在DRAM的存储单元区域的选择MISFETQs中，连接孔(19和21)对于第1侧壁隔板(14)自匹配性地形成开口，形成导体(20)和位线BL的连接部分。此外，在DRAM的存储单元区域以外的N沟MISFET Qn1、Qn2和P沟MISFET Qp1中，对于第2侧壁隔板(15)自匹配性地形成高浓度N型半导体区域(16和16b)和高浓度P型半导体区域(17)。
-
公开(公告)号：CN1139129C
公开(公告)日：2004-02-18
申请号：CN96123443.1
申请日：1996-11-14
Applicant: 株式会社日立制作所
IPC: H01L27/108 , H01L23/52 , H01L21/768 , H01L21/28
CPC classification number: H01L29/7845 , H01L23/485 , H01L23/5226 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件，具有硅基片、电布线用金属、开在形成于硅基片上的绝缘膜上并用于硅基片和电布线用金属连接的多个接触孔、形成于该接触孔内部的硅化钛膜，其特征是，硅化钛膜的膜厚为10nm-120nm，最好是20nm-84nm，通过该硅化钛膜连接半导体区域和电布线用金属。
-
公开(公告)号：CN1161573A
公开(公告)日：1997-10-08
申请号：CN96123443.1
申请日：1996-11-14
Applicant: 株式会社日立制作所
IPC: H01L27/108 , H01L23/52 , H01L21/768 , H01L21/28
CPC classification number: H01L29/7845 , H01L23/485 , H01L23/5226 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件，具有硅基片、电布线用金属、开在形成于硅基片上的绝缘膜上并用于硅基片和电布线用金属连接的多个接触孔、形成于该接触孔内部的硅化钛膜，其特征是，硅化钛膜的膜厚为10nm-120nm，最好是20nm-84nm，通过该硅化钛膜连接半导体区域和电布线用金属。
-
-
-
-
-
-
Search Results
7
records
(took 0.051 seconds)
