公开(公告)号：CN109791914A

公开(公告)日：2019-05-21

申请号：CN201780060540.0

申请日：2017-09-27

Applicant: 朗姆研究公司

Inventor： 卡普·瑟里什·雷迪 ,  纳格拉杰·尚卡尔 ,  尚卡尔·斯娃米纳森 ,  梅里哈·歌德·兰维尔 ,  弗兰克·L·帕斯夸里

IPC: H01L21/768 ,  H01L21/02

CPC classification number: H01L21/02145 ,  C23C16/401 ,  C23C16/403 ,  C23C16/45525 ,  C23C16/45531 ,  C23C16/45542 ,  H01L21/02126 ,  H01L21/02164 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/02178 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/31116 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/5283 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/53295

Abstract: 特征在于介电常数(k)小于约7且密度为至少约2.5g/cm3的介电复合膜沉积在部分制成的半导体器件上，以用作蚀刻停止层。在一实施方案中，复合膜包含选自Al、Si和Ge中的至少两种元素和选自O、N和C中的至少一种元素。在一实施方案中，复合膜包含Al、Si和O。在一实施方案中，将包含暴露的介电层(例如，ULK电介质)和暴露的金属层的衬底与含铝化合物(例如三甲基铝)接触，并且依次与含硅化合物接触。然后用含氧等离子体(例如，在含CO2的气体中形成的等离子体)处理所吸附的化合物，以形成含有Al，Si和O的膜。

公开(公告)号：CN104733378B

公开(公告)日：2018-07-27

申请号：CN201410776644.X

申请日：2014-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄心岩 ,  郑凯方 ,  邓志霖 ,  陈海清 ,  包天一

IPC: H01L21/768 ,  H01L23/528 ,  H01L23/532

CPC classification number: H01L23/5226 ,  H01L21/02178 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/31111 ,  H01L21/76807 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76849 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了种用于形成集成电路(IC)结构的方法。该方法包括提供包括导电部件的衬底;在导电部件上形成含铝(Al)介电层;在含Al介电层上形成低k介电层;以及蚀刻低k介电层以形成与导电部件对准的接触沟槽。接触沟槽的底部位于含Al介电层的表面上。本发明还涉及半导体结构及其制造方法。

公开(公告)号：CN108231736A

公开(公告)日：2018-06-29

申请号：CN201710761479.4

申请日：2017-08-30

Applicant: 格芯公司

Inventor： S·艾哈迈德 ,  B·G·莫泽 ,  V·K·卡米内尼 ,  D·科里 ,  V·沙巴拉

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L23/53209 ,  H01L21/265 ,  H01L21/76807 ,  H01L21/76849 ,  H01L21/76865 ,  H01L21/76867 ,  H01L23/528 ,  H01L21/76829 ,  H01L23/5329 ,  H01L2221/1052

Abstract: 本公开内容涉及半导体结构，更具体地，涉及用于触点和互连金属化集成结构的腐蚀和/或蚀刻保护层和制造方法。所述结构包括在基材的沟道内形成的金属化结构和在所述金属化结构上的钴磷(CoP)层。所述CoP层经结构化以防止在蚀刻过程中金属从所述金属化结构迁移出和所述金属化结构的腐蚀。

公开(公告)号：CN105023917B

公开(公告)日：2018-02-27

申请号：CN201410848122.6

申请日：2014-12-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  陈明发 ,  叶松峯

IPC: H01L25/065 ,  H01L23/48 ,  H01L21/98 ,  H01L21/768

CPC classification number: H01L24/89 ,  H01L21/486 ,  H01L21/56 ,  H01L21/563 ,  H01L21/76805 ,  H01L21/76807 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3157 ,  H01L23/49816 ,  H01L23/53209 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/53266 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/06 ,  H01L24/17 ,  H01L24/19 ,  H01L24/82 ,  H01L25/00 ,  H01L25/065 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0212 ,  H01L2224/0231 ,  H01L2224/0237 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/02373 ,  H01L2224/02379 ,  H01L2224/0239 ,  H01L2224/024 ,  H01L2224/04105 ,  H01L2224/11 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/18 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73267 ,  H01L2224/8019 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/92244 ,  H01L2225/06548 ,  H01L2924/01029 ,  H01L2924/05442 ,  H01L2924/06 ,  H01L2924/07025 ,  H01L2924/14 ,  H01L2924/00

Abstract: 根据实施例，本发明提供了一种封装件，该封装件包括第一器件封装件以及设置在第一器件封装件上方的扇出型RDL。扇出型RDL延伸超过第一器件封装件的边缘。第一器件封装件包括具有设置在第一衬底上的第一再分布层(RDL)的第一管芯、具有设置在第二衬底上的第二RDL的第二管芯、位于第一管芯上方并且沿着第二管芯的侧壁延伸的隔离材料、以及导电通孔。第一RDL接合至第二RDL，并且第一管芯和第二管芯包括不同的横向尺寸。导电通孔的至少一部分从隔离材料的顶面延伸至与第一RDL中的第一导电元件接触。

公开(公告)号：CN107424954A

公开(公告)日：2017-12-01

申请号：CN201710173639.3

申请日：2017-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志壕 ,  游大庆

IPC: H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/31144 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L21/76802 ,  H01L21/76807

Abstract: 半导体结构的制造方法包含在导电部件上形成介电层，在介电层上形成具有第一开口的第一掩模。在第一掩模上形成第二掩模，在第二掩模上形成具有第二开口的第三掩模。在第三掩模上形成具有第三开口的第四掩模，第三开口的一部分与第二开口重叠。将第三开口的此部分转移至第二掩模以形成第四开口，第四开口的一部分与第一开口重叠。将第四开口的此部分转移至介电层以形成第五开口。第五开口延伸至介电层中以形成延伸的第五开口，延伸的第五开口暴露出导电部件，将导电材料填入延伸的第五开口。

公开(公告)号：CN107180785A

公开(公告)日：2017-09-19

申请号：CN201611018346.X

申请日：2016-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建华 ,  杨岱宜 ,  庄正吉 ,  吴佳典 ,  林天禄 ,  包天一

IPC: H01L21/768 ,  H01L23/528

CPC classification number: H01L23/5222 ,  H01L21/76826 ,  H01L23/53276 ,  H01L23/53295 ,  H01L21/7682 ,  H01L21/76807 ,  H01L21/76822 ,  H01L23/528

Abstract: 本公开提供半导体装置结构的形成方法。半导体装置结构的形成方法包含在半导体基底上形成介电层。半导体装置结构的形成方法还包含在介电层内形成开口。介电层的第一部分的介电常数小于介电层围绕开口的第二部分的介电常数。半导体装置结构的形成方法还包含在开口内形成导电特征部件。第二部分位于第一部分与导电特征部件之间。再者，半导体装置结构的形成方法包含将第一部分的上部改质，以增加第一部分的上部的介电常数。半导体装置结构的形成方法也包含去除第一部分的上部及第二部分。由本公开的一些实施例的方法形成的半导体装置结构的装置性能及可靠度可显著地提升。

公开(公告)号：CN107154395A

公开(公告)日：2017-09-12

申请号：CN201710118081.9

申请日：2017-03-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周家政 ,  纪志坚 ,  柯忠祁 ,  张耀仁 ,  高承远 ,  郭凯翔 ,  施伯铮 ,  李资良 ,  阮俊亿

IPC: H01L23/528 ,  H01L21/60

CPC classification number: H01L21/76835 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76816 ,  H01L21/76826 ,  H01L21/76838 ,  H01L21/7684 ,  H01L21/76843 ,  H01L21/76879 ,  H01L21/823431 ,  H01L21/823475 ,  H01L21/845 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53238 ,  H01L23/53295 ,  H01L29/66545 ,  H01L29/7851 ,  H01L23/528 ,  H01L24/27

Abstract: 提供一种器件、结构和方法，由此使用插入层为周围介电层提供附加支撑。插入层可应用于两个介电层之间。一旦成型，沟槽和通孔形成在复合层内，并且插入层将有助于提供支撑，这将限制或者消除可能妨碍随后的工艺步骤(例如使用导电材料填充所述沟槽和通孔)的不期望的弯曲或其它结构性运动。本发明实施例还提供一种用于制造半导体结构的方法和一种半导体结构。

公开(公告)号：CN106601666A

公开(公告)日：2017-04-26

申请号：CN201610893808.6

申请日：2016-10-13

Applicant: 三星电子株式会社

Inventor： 张锺光 ,  吴怜默 ,  安学润 ,  刘庭均 ,  朴起宽 ,  成百民

IPC: H01L21/768 ,  H01L21/8234

CPC classification number: H01L29/785 ,  H01L21/76807 ,  H01L21/76895 ,  H01L21/76897 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53295 ,  H01L2029/7858 ,  H01L21/823475

Abstract: 公开了一种半导体装置及其制造方法。半导体装置包括：栅极结构，在基底上；源极/漏极层，在基底的与栅极结构相邻的部分上；第一接触塞，接触源极/漏极层的上表面；第二接触塞，接触栅极结构和第一接触塞的上表面。第二接触塞的底表面具有不接触第一接触塞的上表面的第一部，第一部高于栅极结构的上表面。

公开(公告)号：CN106601664A

公开(公告)日：2017-04-26

申请号：CN201610651829.7

申请日：2016-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴永旭 ,  陈海清 ,  蔡荣训 ,  眭晓林 ,  包天一

IPC: H01L21/768 ,  H01L23/532

CPC classification number: H01L23/528 ,  H01L21/02126 ,  H01L21/0214 ,  H01L21/0228 ,  H01L21/02282 ,  H01L21/02348 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76877 ,  H01L21/76885 ,  H01L23/5226 ,  H01L23/532 ,  H01L21/76832 ,  H01L21/76897 ,  H01L23/5329

Abstract: 在衬底上方形成互连结构的层。该层含有层间介电(ILD)材料和在ILD中设置的金属线。在ILD上但是不在金属线上形成第一蚀刻停止层。通过选择性原子层沉积(SALD)工艺形成第一蚀刻停止层。在第一蚀刻停止层上方形成第二蚀刻停止层。在第一和第二蚀刻停止层之间存在较高的蚀刻选择性。形成的通孔至少部分地与金属线对准，并且电连接至金属线。在通孔的形成期间，第一蚀刻停止层防止ILD被蚀刻穿过。本发明的实施例还涉及形成有选择性沉积蚀刻停止层的自对准通孔的方法和装置。

公开(公告)号：CN103839881B

公开(公告)日：2016-10-05

申请号：CN201310052012.4

申请日：2013-02-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李佳颖 ,  谢志宏

IPC: H01L21/768

CPC classification number: H01L21/76807 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816

Abstract: 本发明公开了具有自对准端对端导线结构的半导体器件以及使用镶嵌技术形成半导体器件的方法，该方法提供了端对端间隔小于60nm而没有形成短路的自对准导线。该方法包括使用至少一个牺牲硬掩模层来生成芯棒并且在该芯棒中形成空隙。该牺牲硬掩模层形成在有利地是绝缘材料的基底材料上方。在一些实施例中，另一个硬掩模层也设置在基底材料上方，并设置在芯棒下方。间隔件材料形成在芯棒的侧面，并且填充空隙。间隔件材料起到掩模的作用，并且执行至少一次蚀刻操作，以将间隔件材料的图案转印到基底材料中。图案化的基底材料包括沟槽和升高部分。使用镶嵌技术在沟槽中形成导电部件。