-
公开(公告)号：CN119024608A
公开(公告)日：2024-11-26
申请号：CN202310602648.5
申请日：2023-05-25
Applicant: 京东方科技集团股份有限公司 , 武汉京东方光电科技有限公司
IPC: G02F1/1362 , G02F1/1343
Abstract: 本公开提供一种显示基板、显示面板和显示装置。所述显示基板，具有显示区，以及位于所述显示区外围的非显示区，其中，所述显示基板包括：多个扇形走线组，位于所述非显示区，所述多个扇形走线组中的至少一个扇形走线组包括：多条扇形区走线；公共电极，位于所述非显示区的相邻所述扇形走线组之间，所述公共电极包括：边界走线，位于所述边界走线所围成区域内的公共走线组；所述公共走线组包括：多条第一公共走线，以及多条第二公共走线，所述多条第一公共走线与所述多条第二公共走线交叉形成网状结构；至少一条所述第一公共走线的延伸方向，与至少一条所述扇形区走线的延伸方向相同。
-
公开(公告)号：CN112885853A
公开(公告)日：2021-06-01
申请号：CN202110390869.1
申请日：2021-04-12
Applicant: 京东方科技集团股份有限公司 , 武汉京东方光电科技有限公司
IPC: H01L27/12 , G02F1/1362
Abstract: 本发明涉及显示技术领域，具体而言，涉及一种阵列基板及其制备工艺、显示面板和显示装置。阵列基板包括过孔区和搭接金属线，所述过孔区至少设置有两个且所述过孔区内均形成有第一过孔，所述搭接金属线的两端分别伸入两个过孔区内的第一过孔，所述过孔区在所述阵列基板的厚度方向包括依次层叠设置的衬底基板、公共电极、栅极绝缘层、第一有源层、钝化层和像素电极，所述搭接金属线位于所述有源层和钝化层之间。阵列基板结构简单、易于实现，在不增加生产工序及成本的条件下，可以提高过孔区的膜层厚度，增加了搭接金属线与公共电极的距离，同时可以缩小孔洞处两者的正对面积，有效解决了过孔易发生异常放电的难题，提高了产品的良率。
-
公开(公告)号：CN112885853B
公开(公告)日：2025-05-13
申请号：CN202110390869.1
申请日：2021-04-12
Applicant: 京东方科技集团股份有限公司 , 武汉京东方光电科技有限公司
IPC: H10D86/60 , G02F1/1362 , H10D86/01
Abstract: 本发明涉及显示技术领域，具体而言，涉及一种阵列基板及其制备工艺、显示面板和显示装置。阵列基板包括过孔区和搭接金属线，所述过孔区至少设置有两个且所述过孔区内均形成有第一过孔，所述搭接金属线的两端分别伸入两个过孔区内的第一过孔，所述过孔区在所述阵列基板的厚度方向包括依次层叠设置的衬底基板、公共电极、栅极绝缘层、第一有源层、钝化层和像素电极，所述搭接金属线位于所述有源层和钝化层之间。阵列基板结构简单、易于实现，在不增加生产工序及成本的条件下，可以提高过孔区的膜层厚度，增加了搭接金属线与公共电极的距离，同时可以缩小孔洞处两者的正对面积，有效解决了过孔易发生异常放电的难题，提高了产品的良率。
-
公开(公告)号：CN119087719A
公开(公告)日：2024-12-06
申请号：CN202411000916.7
申请日：2024-07-24
Applicant: 武汉京东方光电科技有限公司 , 京东方科技集团股份有限公司
IPC: G02F1/1368 , G02F1/1362 , G02F1/1343 , H01L27/12
Abstract: 本公开的阵列基板、其制作方法、显示面板及显示装置，包括衬底基板；电极层，位于衬底基板之上，电极层包括多条第一信号线；栅极层，位于电极层远离衬底基板的一侧，栅极层包括多条第二信号线，第二信号线与第一信号线接触设置，且第二信号线在衬底基板上的正投影与第一信号线在衬底基板上的正投影重合。
-
公开(公告)号：CN113534552B
公开(公告)日：2023-03-28
申请号：CN202110830447.1
申请日：2021-07-22
Applicant: 武汉京东方光电科技有限公司 , 京东方科技集团股份有限公司
IPC: G02F1/1362 , G02F1/1343
Abstract: 本发明实施例公开一种阵列基板的制作方法、阵列基板以及显示装置。在一具体实施方式中，该制作方法包括：在基板上依次形成公共电极、栅线、有源层、以及数据线；在数据线上形成像素电极材料层；图案化像素电极材料层形成像素电极子材料层，包括缝隙区域；在像素电极子材料层上形成第二光刻胶层；自基板的远离第二光刻胶层的一侧对第二光刻胶层进行曝光并显影，以形成像素电极的保护层，数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等；形成像素电极；去除保护层。该实施方式通过利用第二光刻胶层的曝光显影形成保护层，使得数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等，避免了信号串扰。
-
Patent Agency Ranking
公开(公告)号：CN113534552A
公开(公告)日：2021-10-22
申请号：CN202110830447.1
申请日：2021-07-22
Applicant: 武汉京东方光电科技有限公司 , 京东方科技集团股份有限公司
IPC: G02F1/1362 , G02F1/1343
Abstract: 本发明实施例公开一种阵列基板的制作方法、阵列基板以及显示装置。在一具体实施方式中，该制作方法包括：在基板上依次形成公共电极、栅线、有源层、以及数据线；在数据线上形成像素电极材料层；图案化像素电极材料层形成像素电极子材料层，包括缝隙区域；在像素电极子材料层上形成第二光刻胶层；自基板的远离第二光刻胶层的一侧对第二光刻胶层进行曝光并显影，以形成像素电极的保护层，数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等；形成像素电极；去除保护层。该实施方式通过利用第二光刻胶层的曝光显影形成保护层，使得数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等，避免了信号串扰。
-
公开(公告)号：CN119421491A
公开(公告)日：2025-02-11
申请号：CN202310755707.2
申请日：2023-06-25
Applicant: 京东方科技集团股份有限公司 , 武汉京东方光电科技有限公司
IPC: H10D86/00 , H01L21/77 , H10K59/131 , H10K59/12
Abstract: 提供一种显示基板及其制造方法、显示装置。显示基板包括：衬底基板；第一导电层，设置在衬底基板的一侧，第一导电层包括第一电极；第二导电层，设置在第一导电层远离衬底基板的一侧，第二导电层包括栅电极；半导体层，设置在第二导电层远离衬底基板的一侧，半导体层在衬底基板上的正投影位于第二导电层在衬底基板上的正投影内；第三导电层，设置在半导体层远离衬底基板的一侧，第三导电层包括在衬底基板上的正投影位于第一电极在衬底基板上的正投影内的转接部；钝化层；第一电极过孔，贯穿钝化层，第一电极过孔的开口面积从远离衬底基板的方向朝向靠近衬底基板的方向逐渐减小，暴露的转接部构成第一电极过孔的过孔侧壁的一部分。
-
公开(公告)号：CN113161375B
公开(公告)日：2024-06-18
申请号：CN202110381878.4
申请日：2021-04-09
Applicant: 京东方科技集团股份有限公司 , 武汉京东方光电科技有限公司
IPC: H01L27/12 , H01L21/77 , G02F1/1368
Abstract: 本发明涉及显示技术领域，具体涉及一种阵列基板、显示装置及其制备方法。该阵列基板的制备方法包括：提供一个基板；在所述基板上图案化形成公共电极和栅绝缘层；在所述栅绝缘层上采用半掩膜工艺从下至上图案化形成第一绝缘层、半导体层、源漏金属层以及形成与所述栅绝缘层相连通的过孔；在所述源漏金属层上图案化形成用于连接所述过孔的像素电极以及沟道；本申请采用半掩膜工艺将过孔设计在源漏金属层的掩膜过程中完成，从而将现有技术中的过孔掩膜板省略，因此，综上所述，本申请通过省略过孔掩膜板的方式，以减少制备阵列基板所需掩膜板的数目，从而提高阵列基板的生产效率，以及降低生产成本。
-
公开(公告)号：CN117806084A
公开(公告)日：2024-04-02
申请号：CN202410007526.6
申请日：2024-01-02
Applicant: 京东方科技集团股份有限公司 , 武汉京东方光电科技有限公司
IPC: G02F1/1362 , G02F1/1333 , G02F1/1343 , G02F1/1337
Abstract: 本申请涉及一种阵列基板、显示面板及阵列基板的制备方法，包括衬底基板。在所述衬底基板上形成有第一绝缘层。在所述第一绝缘层上依次形成有第一钝化层、有机膜层以及第一导电层。在所述第一导电层上形成有第二钝化层，所述第二钝化层包括第一区域和第二区域，所述第一区域和所述第二区域依次相邻。在所述第一区域上形成有第一凹槽。在所述第一区域内形成有第二导电层；或者在所述第二区域内形成有第二导电层。本申请通过在第二钝化层上开设凹槽减小公共电极和像素电极的间距，从而增加横向电场，提高驱动电压，进而提升产品透光率。同时本申请的工艺程序也能够解决产品良率和产能低问题。
-
公开(公告)号：CN113161375A
公开(公告)日：2021-07-23
申请号：CN202110381878.4
申请日：2021-04-09
Applicant: 京东方科技集团股份有限公司 , 武汉京东方光电科技有限公司
IPC: H01L27/12 , H01L21/77 , G02F1/1368
Abstract: 本发明涉及显示技术领域，具体涉及一种阵列基板、显示装置及其制备方法。该阵列基板的制备方法包括：提供一个基板；在所述基板上图案化形成公共电极和栅绝缘层；在所述栅绝缘层上采用半掩膜工艺从下至上图案化形成第一绝缘层、半导体层、源漏金属层以及形成与所述栅绝缘层相连通的过孔；在所述源漏金属层上图案化形成用于连接所述过孔的像素电极以及沟道；本申请采用半掩膜工艺将过孔设计在源漏金属层的掩膜过程中完成，从而将现有技术中的过孔掩膜板省略，因此，综上所述，本申请通过省略过孔掩膜板的方式，以减少制备阵列基板所需掩膜板的数目，从而提高阵列基板的生产效率，以及降低生产成本。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.197 seconds)
