公开(公告)号：CN114093763B

公开(公告)日：2024-10-18

申请号：CN202111397145.6

申请日：2021-11-23

Applicant: 武汉新芯集成电路股份有限公司

Inventor： 谢岩 ,  刘选军

IPC: H01L21/308 ,  H01L21/762 ,  H01L27/146

Abstract: 本发明提供一种半导体的制作方法，包括：提供衬底，在衬底上依次形成第一介质层、第二介质层和第三介质层，第三介质层具有初始开口；形成第一沉积层，第一沉积层至少覆盖初始开口的侧壁表面；刻蚀第一开口正下方的第二介质层，至暴露出第二介质层的侧壁；形成第二沉积层，第二沉积层至少覆盖第一开口的侧壁和暴露出的第二介质层的侧壁；刻蚀第二开口正下方的第一介质层至暴露出衬底；刻蚀衬底，形成沟槽。本发明将沉积与刻蚀工艺分离，形成第一沉积层，以缩小待刻蚀的第二介质层的宽度；形成第二沉积层，以缩小待刻蚀的第一介质层的宽度，逐层传递以缩小最终形成的沟槽的关键尺寸；以较低成本形成小尺寸的深沟槽隔离(DTI)，提升了成像质量。

公开(公告)号：CN115132572B

公开(公告)日：2024-10-18

申请号：CN202210927471.1

申请日：2022-08-03

Applicant: 武汉新芯集成电路股份有限公司

Inventor： 刘选军 ,  谢岩

IPC: H01L21/033 ,  H01L21/027 ,  H01L21/82 ,  G03F7/20

Abstract: 本发明提供一种半导体器件及其制造方法，通过形成图形化的第一掩膜层于基底上，图形化的第一掩膜层中形成有暴露基底表面的第一开口；填充第二掩膜层于第一开口中；形成图形化的第三掩膜层于图形化的第一掩膜层和第二掩膜层上，图形化的第三掩膜层中形成有同时暴露出部分图形化的第一掩膜层和部分第二掩膜层的第二开口；刻蚀去除第二开口暴露出的图形化的第一掩膜层或第二掩膜层，以形成暴露基底表面的第三开口；填充第四掩膜层于第三开口中；去除图形化的第一掩膜层和第二掩膜层；以第四掩膜层为掩膜图形化基底形成目标图形。本发明的技术方案使得在光刻机限制的条件下实现具有更小尺寸线宽的目标图形，且目标图形具有很好的线宽均匀性和形貌。

公开(公告)号：CN112366211B

公开(公告)日：2024-11-29

申请号：CN202011347892.4

申请日：2020-11-26

Applicant: 武汉新芯集成电路股份有限公司

Inventor： 谢岩 ,  胡胜 ,  邹浩 ,  刘选军 ,  刘天建 ,  叶国梁

IPC: H01L27/146

Abstract: 本发明提供一种背照式图像传感器基板、背照式图像传感器制造方法，其通过在金属材料层上形成第一氮化层，并对第一氮化层和金属材料层同时执行第一干法刻蚀工艺，以在刻蚀金属材料层的过程中轰击第一氮化层，以使第一氮化层中的氮原子或氮离子逸出。逸出的氮原子或氮离子在形成金属栅格层的过程中，与位于第二开口侧壁的金属发生反应生成氮化金属层，以保护位于第二开口侧壁的金属栅格不被侵蚀，如此一来，使得形成的金属栅格层的侧壁比较比较平滑，形貌较佳。