-
公开(公告)号:CN114284208B
公开(公告)日:2024-10-18
申请号:CN202111566605.3
申请日:2021-12-20
Applicant: 武汉新芯集成电路股份有限公司
IPC: H01L21/768
Abstract: 本发明提供了一种半导体器件的制造方法,包括:提供一表面开设有第一沟槽的基底,第一沟槽中填充的第一金属层的表面低于基底的表面;形成第一介质层覆盖于基底表面和第一金属层表面,第一金属层上第一介质层中形成第二沟槽;形成第二介质层,至少填满第二沟槽;去除第二介质层和第一介质层,去除过程中第一介质层的第二表面位于一临时界面,临时界面远离第一介质层的第一表面一侧保留部分厚度第二介质层,去除保留的部分厚度第二介质层后去除第一金属层上的介质层,以形成暴露出第一金属层和第一沟槽外围基底的第三沟槽。本发明的技术方案能够避免产生带电的金属球附着在半导体器件表面,从而提升半导体器件的良率。
-
公开(公告)号:CN114284204B
公开(公告)日:2024-10-18
申请号:CN202111466636.1
申请日:2021-12-03
Applicant: 武汉新芯集成电路股份有限公司
IPC: H01L21/768 , H01L21/311
Abstract: 本发明提供一种半导体器件的制作方法,包括:提供一基底,基底包括衬底和介质层,介质层中嵌设有金属层以及阻挡层;形成隔离层;执行第一次刻蚀工艺,刻蚀隔离层和介质层直至暴露出阻挡层,通孔的侧壁和底部形成有第一聚合物;去除第一聚合物;执行第二次刻蚀工艺,刻蚀阻挡层直至暴露出金属层。本发明分两次逐步刻蚀,并在两次刻蚀工艺之间去除第一聚合物,避免第一聚合物与第二次刻蚀工艺产生的第二聚合物二者结合在一起,降低了去除聚合物的难度;并且第二次刻蚀因仅需刻蚀阻挡层,可以采用较低偏置功率刻蚀,降低了金属层的金属粒子溅射程度,提高了半导体器件的耐压性能,提高了电压击穿测试项的合格率。
-
公开(公告)号:CN114093763B
公开(公告)日:2024-10-18
申请号:CN202111397145.6
申请日:2021-11-23
Applicant: 武汉新芯集成电路股份有限公司
IPC: H01L21/308 , H01L21/762 , H01L27/146
Abstract: 本发明提供一种半导体的制作方法,包括:提供衬底,在衬底上依次形成第一介质层、第二介质层和第三介质层,第三介质层具有初始开口;形成第一沉积层,第一沉积层至少覆盖初始开口的侧壁表面;刻蚀第一开口正下方的第二介质层,至暴露出第二介质层的侧壁;形成第二沉积层,第二沉积层至少覆盖第一开口的侧壁和暴露出的第二介质层的侧壁;刻蚀第二开口正下方的第一介质层至暴露出衬底;刻蚀衬底,形成沟槽。本发明将沉积与刻蚀工艺分离,形成第一沉积层,以缩小待刻蚀的第二介质层的宽度;形成第二沉积层,以缩小待刻蚀的第一介质层的宽度,逐层传递以缩小最终形成的沟槽的关键尺寸;以较低成本形成小尺寸的深沟槽隔离(DTI),提升了成像质量。
-
公开(公告)号:CN118732098A
公开(公告)日:2024-10-01
申请号:CN202410764820.1
申请日:2024-06-13
Applicant: 武汉新芯集成电路股份有限公司
IPC: G02B3/00 , H01L27/146 , H01L31/0232
Abstract: 本发明提供了一种光学器件及其制造方法,在基底结构上形成第一介质层,通过图案化去除部分所述第一介质层以在所述第一介质层内形成开口,所述开口将所述第一介质层划分出至少一个第一子介质层,圆角化所述第一子介质层以形成微透镜,由此,所述微透镜可以在芯片厂同时制造完成,无需另外转移至专门的微透镜厂,从而可以提高生产效率,缩短生产周期。相应的,所形成的光学器件具有通过半导体工艺形成的微透镜,所述微透镜的致密性和均匀性更高,从而也能得到更高的光学效率。
-
公开(公告)号:CN112366211B
公开(公告)日:2024-11-29
申请号:CN202011347892.4
申请日:2020-11-26
Applicant: 武汉新芯集成电路股份有限公司
IPC: H01L27/146
Abstract: 本发明提供一种背照式图像传感器基板、背照式图像传感器制造方法,其通过在金属材料层上形成第一氮化层,并对第一氮化层和金属材料层同时执行第一干法刻蚀工艺,以在刻蚀金属材料层的过程中轰击第一氮化层,以使第一氮化层中的氮原子或氮离子逸出。逸出的氮原子或氮离子在形成金属栅格层的过程中,与位于第二开口侧壁的金属发生反应生成氮化金属层,以保护位于第二开口侧壁的金属栅格不被侵蚀,如此一来,使得形成的金属栅格层的侧壁比较比较平滑,形貌较佳。
-
公开(公告)号:CN115132572B
公开(公告)日:2024-10-18
申请号:CN202210927471.1
申请日:2022-08-03
Applicant: 武汉新芯集成电路股份有限公司
IPC: H01L21/033 , H01L21/027 , H01L21/82 , G03F7/20
Abstract: 本发明提供一种半导体器件及其制造方法,通过形成图形化的第一掩膜层于基底上,图形化的第一掩膜层中形成有暴露基底表面的第一开口;填充第二掩膜层于第一开口中;形成图形化的第三掩膜层于图形化的第一掩膜层和第二掩膜层上,图形化的第三掩膜层中形成有同时暴露出部分图形化的第一掩膜层和部分第二掩膜层的第二开口;刻蚀去除第二开口暴露出的图形化的第一掩膜层或第二掩膜层,以形成暴露基底表面的第三开口;填充第四掩膜层于第三开口中;去除图形化的第一掩膜层和第二掩膜层;以第四掩膜层为掩膜图形化基底形成目标图形。本发明的技术方案使得在光刻机限制的条件下实现具有更小尺寸线宽的目标图形,且目标图形具有很好的线宽均匀性和形貌。
-
-
-
-
-