-
公开(公告)号：CN107093548B
公开(公告)日：2019-09-03
申请号：CN201710261302.8
申请日：2017-04-20
Applicant: 泰科天润半导体科技(北京)有限公司
Abstract: 一种制备SiC基MOS器件栅介质薄膜的方法，包括以下步骤：a.对SiC衬底进行清洗；b.通过化学反应、化学气相沉积或物理气相沉积在SiC衬底上沉积SixNy薄膜；c.通过化学气相沉积或物理气相沉积在SixNy薄膜(或直接在SiC衬底上)上沉积Si薄膜；d.通过低温氧化/或氧气退火的方法，将Si薄膜氧化为SiO2薄膜；e.对通过上述步骤生成的SixNy/SiO2和SiO2栅介质层进行退火并冷却；f.在栅介质层溅射或蒸镀金属电极，形成MOS器件结构。
-
公开(公告)号：CN106024902B
公开(公告)日：2019-04-30
申请号：CN201610587157.8
申请日：2016-07-22
Applicant: 泰科天润半导体科技(北京)有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种具有高阻断特性的SiC基穿通型沟槽MOSFET的制作方法，所制作的MOSFET具有较高的阻断能力，包括：在SiC第一导电类型的衬底上外延生长多层不同掺杂的SiC外延层形成SiC基片，自下而上为第一导电类型缓冲层、第一导电类型漂移层、第二导电类型体区层、第一导电类型源区层，其中第一导电类型漂移层厚度满足一定穿通条件；形成主沟槽，主沟槽的两个槽角处具有圆弧化，沟槽底部无圆弧化的结构；刻蚀SiC基片形成终端结构；刻蚀SiC基片形成基区沟槽；在主沟槽中形成包括厚底部二氧化硅层、初级栅氧化层、次级栅氧化层三部分的栅氧化层；形成栅电极；在基区沟槽中形成源极金属接触，在SiC衬底的背面形成漏极金属接触，并形成欧姆接触；淀积钝化层并通孔金属互连。
-
公开(公告)号：CN107093548A
公开(公告)日：2017-08-25
申请号：CN201710261302.8
申请日：2017-04-20
Applicant: 泰科天润半导体科技(北京)有限公司
Abstract: 一种制备SiC基MOS器件栅介质薄膜的方法，包括以下步骤：a.对SiC衬底进行清洗；b.通过化学反应、化学气相沉积或物理气相沉积在SiC衬底上沉积SixNy薄膜；c.通过化学气相沉积或物理气相沉积在SixNy薄膜(或直接在SiC衬底上)上沉积Si薄膜；d.通过低温氧化/或氧气退火的方法，将Si薄膜氧化为SiO2薄膜；e.对通过上述步骤生成的SixNy/SiO2和SiO2栅介质层进行退火并冷却；f.在栅介质层溅射或蒸镀金属电极，形成MOS器件结构。
-
Patent Agency Ranking
公开(公告)号：CN107275391B
公开(公告)日：2024-01-02
申请号：CN201710551757.3
申请日：2017-07-07
Applicant: 泰科天润半导体科技(北京)有限公司
Abstract: 一种用于碳化硅半导体功率器件的复合终端结构及其制备方法，在不改变终端面积的情况下，提高了对终端离子注入浓度误差的容忍范围；最大程度地避免了注入离子扩散对器件终端的影响，并减小了器件终端面积，提高了器件良品率。该复合终端结构包括：第一结终端扩展；第二结终端扩展；场限环；所述第一结终端扩展和所述第二结终端扩展的重合部分形成的第一重合区域；以及所述场限环和所述第二结终端扩展的重合部分形成的第二重合区域。
-
公开(公告)号：CN107275391A
公开(公告)日：2017-10-20
申请号：CN201710551757.3
申请日：2017-07-07
Applicant: 泰科天润半导体科技(北京)有限公司
CPC classification number: H01L29/0619 , H01L21/046 , H01L29/0634
Abstract: 一种用于碳化硅半导体功率器件的复合终端结构及其制备方法，在不改变终端面积的情况下，提高了对终端离子注入浓度误差的容忍范围；最大程度地避免了注入离子扩散对器件终端的影响，并减小了器件终端面积，提高了器件良品率。该复合终端结构包括：第一结终端扩展；第二结终端扩展；场限环；所述第一结终端扩展和所述第二结终端扩展的重合部分形成的第一重合区域；以及所述场限环和所述第二结终端扩展的重合部分形成的第二重合区域。
-
公开(公告)号：CN106024902A
公开(公告)日：2016-10-12
申请号：CN201610587157.8
申请日：2016-07-22
Applicant: 泰科天润半导体科技(北京)有限公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/78 , H01L29/66227
Abstract: 一种具有高阻断特性的SiC基穿通型沟槽MOSFET的制作方法，所制作的MOSFET具有较高的阻断能力，包括：在SiC第一导电类型的衬底上外延生长多层不同掺杂的SiC外延层形成SiC基片，自下而上为第一导电类型缓冲层、第一导电类型漂移层、第二导电类型体区层、第一导电类型源区层，其中第一导电类型漂移层厚度满足一定穿通条件；形成主沟槽，主沟槽的两个槽角处具有圆弧化，沟槽底部无圆弧化的结构；刻蚀SiC基片形成终端结构；刻蚀SiC基片形成基区沟槽；在主沟槽中形成包括厚底部二氧化硅层、初级栅氧化层、次级栅氧化层三部分的栅氧化层；形成栅电极；在基区沟槽中形成源极金属接触，在SiC衬底的背面形成漏极金属接触，并形成欧姆接触；淀积钝化层并通孔金属互连。
-
公开(公告)号：CN106024627A
公开(公告)日：2016-10-12
申请号：CN201610587445.3
申请日：2016-07-22
Applicant: 泰科天润半导体科技(北京)有限公司
IPC: H01L21/331 , H01L21/266
CPC classification number: H01L29/66325 , H01L21/266
Abstract: 一种具有低关态损耗的SiC基超结IGBT的制作方法，所制作的SiC基超结IGBT具有低关态损耗，包括以下步骤：在SiC第二导电类型的衬底上外延生长第一导电类型的缓冲层；在缓冲层上形成呈横向交替性排列、含有第一导电类型的柱区和第二导电类型的柱区的漂移层；在漂移层上外延形成第二导电类型的体区层；通过离子注入或者外延生长在体区层上形成第一导电类型的源区，通过离子注入形成第二导电类型的基区；刻蚀SiC基片形成沟槽，沟槽的深度越过体区层而进入到柱区内；在沟槽中形成栅氧化层；在沟槽中形成栅电极；在源区和基区上形成源极金属接触，在SiC衬底的背面形成发射极金属接触，并形成欧姆接触；在栅电极和源极金属接触上淀积钝化层，并通孔金属互连。
-
公开(公告)号：CN207009439U
公开(公告)日：2018-02-13
申请号：CN201720819461.0
申请日：2017-07-07
Applicant: 泰科天润半导体科技(北京)有限公司
Abstract: 一种用于碳化硅半导体功率器件的复合终端结构，在不改变终端面积的情况下，提高了对终端离子注入浓度误差的容忍范围；最大程度地避免了注入离子扩散对器件终端的影响，并减小了器件终端面积，提高了器件良品率。该复合终端结构包括：第一结终端扩展；第二结终端扩展；场限环；所述第一结终端扩展和所述第二结终端扩展的重合部分形成的第一重合区域；以及所述场限环和所述第二结终端扩展的重合部分形成的第二重合区域。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
Search Results
8
records
(took 0.037 seconds)
