-
公开(公告)号：CN1949534A
公开(公告)日：2007-04-18
申请号：CN200610114582.1
申请日：2006-11-16
Applicant: 清华大学 , 中国电子科技集团公司第二十四研究所
IPC: H01L29/737
Abstract: 本发明公开了属于半导体器件结构范围的一种基于肖特基SiGe异质结晶体管。是在SBD结构晶体管的结构基础上用SiGe异质结代替上述SBD结构晶体管的P结，使形成N+、N+－BL、N、P+SiGe、N+ploy－Si结构的肖特基SiGe异质结晶体管。其P+SiGe层在E极下面和N层的上面，并且P+SiGe、N和B极相连。所述E极为N+ploy－Si材料制成。该肖特基SiGe异质结晶体管不改变晶体管的版图结构，但是，把肖特基SiGe异质结晶体管结构去代替TTL电路中可能进入饱和态的晶体管，形成基于SiGe异质结STTL电路，这样可以大幅度提高电路的速度。
-
公开(公告)号：CN1921005B
公开(公告)日：2012-02-08
申请号：CN200610075925.8
申请日：2006-04-24
Applicant: 清华大学 , 中国电子科技集团公司第二十四研究所
IPC: G11C11/22 , H01L27/115 , H01L29/78
Abstract: 本发明公开了属于微电子器件范围的一种基于应变SiGe沟道的高速、高抗辐照的铁电存储器。铁电存储器的单元结构是由M1管串接铁电电容Cf1和M2串接铁电电容Cf2，然后两个铁电电容连接在一起后接至驱动线PL，M1、M2的栅极串接后接至字线WL，M1、M2的源极或漏极分别连接位线BL和位线BLB；BL，BLB再和灵敏放大器SA连接，其中M1、M2为N-MOS管。本发明将应变SiGe用作P-MOS管的沟道，提高沟道中空穴迁移率，从而提高P-MOS管的工作速度，以便与N-MOS的速度相匹配，因此铁电存储器以其非挥发、低功耗、高速存取、高耐重写、高安全性等突出优点，应用广泛，可望取代现有半导体存储器，市场潜力大。
-
公开(公告)号：CN1921005A
公开(公告)日：2007-02-28
申请号：CN200610075925.8
申请日：2006-04-24
Applicant: 清华大学 , 中国电子科技集团公司第二十四研究所
IPC: G11C11/22 , H01L27/115 , H01L29/78
Abstract: 本发明公开了属于微电子器件范围的一种基于应变SiGe沟道的高速、高抗辐照的铁电存储器。铁电存储器的单元结构是由M1管串接铁电电容Cf1和M2串接铁电电容Cf2，然后两个铁电电容连接在一起后接至驱动线PL，M1、M2的栅极串接后接至字线WL，M1、M2的源极或漏极分别连接位线BL和位线BLB；BL，BLB再和灵敏放大器SA连接，其中M1、M2为N－MOS管。本发明将应变SiGe用作P－MOS管的沟道，提高沟道中空穴迁移率，从而提高P－MOS管的工作速度，以便与N－MOS的速度相匹配，因此铁电存储器以其非挥发、低功耗、高速存取、高耐重写、高安全性等突出优点，应用广泛，可望取代现有半导体存储器，市场潜力大。
-
公开(公告)号：CN108173521B
公开(公告)日：2021-06-15
申请号：CN201810060252.1
申请日：2018-01-22
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种基于电荷泵结构的低功耗残差放大器，其第一开关的一端作为第一输入端，连接第一差分输入信号，另一端连接第一电容的上极板；第二开关的一端连接第一电容的上极板，另一端连接第二电容的上极板；第三开关的一端作为第二输入端，连接第二差分输入信号，另一端连接第一电容的下极板；第四开关的一端作为第三输入端，连接第二差分输入信号，另一端连接第二电容的下极板；第五开关的一端作为第四输入端，连接第一差分输入信号，另一端连接第一电容的下极板；第六开关的一端连接第一电容的上极板，另一端连接第二电容的下极板；第二开关与第二电容上极板的连接节点作为输出端。本发明可以在降低功耗的同时降低模数转换器设计难度。
-
公开(公告)号：CN105070318B
公开(公告)日：2019-01-11
申请号：CN201510475929.4
申请日：2015-08-06
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开一种应用于逐次逼近型模数转换器的高速移位寄存器，包括第一D触发器单元、第二D触发器单元和开关阵列K1、K2、…、KN；第一D触发器单元包括1个D触发器DFF0和N‑1个D触发器DFF1，DFF0的复位端和每个DFF1的复位端接采样控制信号，所有D触发器的时钟端与比较器的使能信号相连，DFF0的输入端接地，输出信号Q1接第一个DFF1的输入端并控制开关K1，第一个DFF1的输出信号Q2接第二个DFF1的输入端并控制开关K2，以此类推；第二D触发器单元包括N个D触发器DFF1，每个DFF1的复位端接采样控制信号，时钟端一一通过开关K1～KN与与非门输出信号连接，输入端一一通过开关K1～KN与比较器输出驱动电路的输出信号连接。本发明有效压缩传统结构带来的延迟时间较长的问题。
-
Patent Agency Ranking
公开(公告)号：CN107395204A
公开(公告)日：2017-11-24
申请号：CN201710719499.5
申请日：2017-08-21
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种基于被动残差传递的Flash-SAR结构ADC，包括电容阵列、比较器阵列、用于切换电容阵列基准电压的电容阵列切换开关阵列和用于控制电容阵列的次逼近寄存器逻辑控制电路；本发明综合利用了Flash结构ADC速度快和SAR结构ADC功耗低的优点，和传统的Flash结构ADC相比，比较器个数明显减小，充分发挥了Flash结构在低精度量化结构中的高速优点，本发明结构简单，没有功耗损失，提高了转换时间，本发明中的结构功耗和版图面积相较于传统结构的ADC明显减小，同时速度增加。
-
公开(公告)号：CN105070318A
公开(公告)日：2015-11-18
申请号：CN201510475929.4
申请日：2015-08-06
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开一种应用于逐次逼近型模数转换器的高速移位寄存器，包括第一D触发器单元、第二D触发器单元和开关阵列K1、K2、…、KN；第一D触发器单元包括1个D触发器DFF0和N-1个D触发器DFF1，DFF0的复位端和每个DFF1的复位端接采样控制信号，所有D触发器的时钟端与比较器的使能信号相连，DFF0的输入端接地，输出信号Q1接第一个DFF1的输入端并控制开关K1，第一个DFF1的输出信号Q2接第二个DFF1的输入端并控制开关K2，以此类推；第二D触发器单元包括N个D触发器DFF1，每个DFF1的复位端接采样控制信号，时钟端一一通过开关K1～KN与与非门输出信号连接，输入端一一通过开关K1～KN与比较器输出驱动电路的输出信号连接。本发明有效压缩传统结构带来的延迟时间较长的问题。
-
公开(公告)号：CN104811203A
公开(公告)日：2015-07-29
申请号：CN201510256338.8
申请日：2015-05-19
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/38
CPC classification number: H03M1/0809 , H03M1/00 , H03M1/0695 , H03M1/1023 , H03M1/12 , H03M1/144 , H03M1/204 , H03M1/282
Abstract: 本发明提供一种2bits per circle高速逐次逼近型模数转换器，包括开关S2、采样开关S1和S3、电容阵列DAC1和DAC2、比较器COMP1-COMP3、编码电路、与电容阵列DAC1对应的开关阵列SW1和与电容阵列DAC2对应的开关阵列SW2，以及移位寄存器和数字校正单元。本发明提供的模数转换器，相比于传统1bit per circle结构的逐次逼近型模数转换器其工作速度可以提高一倍，相比于传统2bit per circle结构的逐次逼近型模数转换器，可以在高位大电容不完全建立的情况下，继续进行逐次逼近过程并且不会因此发生错误，且不需要加入冗余位电容来补偿前级大电容建立不完全所造成的误差；且由于编码电路的存在，可以有效的实现从温度计码到二进制码的转换，并且还可通过随机化选通三个比较器来减小比较器所带来的固有误差。
-
公开(公告)号：CN104660264A
公开(公告)日：2015-05-27
申请号：CN201510125504.0
申请日：2015-03-20
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/38
CPC classification number: H03M1/442 , H03M1/068 , H03M1/069 , H03M1/1245 , H03M1/468
Abstract: 本发明提供一种具有带冗余位的非二进制电容阵列的模数转换器及芯片，其中，带冗余位的非二进制电容阵列包括共模电压端、模拟信号输入端、至少一冗余位电容和多个电容，将每个电容并联设置于共模电压端和模拟信号输入端之间，并以最高位到最低位/最低位到最高位的顺序对设置于共模电压端和模拟信号输入端之间的所有电容进行依次标记，且最低位电容至任一位电容所对应的容值总和必须大于等于与所述任一位电容相邻的高一位电容所对应的电容容值，并设定每个电容的容值与单位电容的容值之比为正整数。另外，本发明还将该电容阵列应用到模数转换器中或制成相应的芯片，这使得在后期芯片电路版图设计时可采用更加灵活的布局方式，降低了设计难度。
-
公开(公告)号：CN1632913A
公开(公告)日：2005-06-29
申请号：CN200410097520.5
申请日：2004-11-23
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明涉及一种在带图形的绝缘硅基衬底上制作硅薄膜的方法。该方法是首先将两硅片制作成硅薄膜厚度符合要求的硅薄膜—二氧化硅—硅键合片，其次将所述的硅薄膜—二氧化硅—硅键合片与具有图形氧化层的绝缘硅基衬底制作成硅—二氧化硅—硅薄膜—绝缘硅基衬底键合片，最后用腐蚀方法除去所述硅—二氧化硅—硅薄膜—绝缘硅基衬底键合片的硅薄膜表面上的硅—二氧化硅层，完成在带图形的绝缘硅基衬底上制作硅薄膜。该方法用于微电子机械系统(MEMS)可动部件制造中。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.048 seconds)
