公开(公告)号：CN118317607A

公开(公告)日：2024-07-09

申请号：CN202410426373.9

申请日：2019-12-06

Applicant: 爱思开海力士有限公司

Inventor： 崔正达 ,  张晶植 ,  金镇国 ,  辛东善 ,  吴世荣 ,  李起洪 ,  李东训 ,  李圣勋 ,  郑圣蓉

IPC: H10B41/10 ,  H10B41/27 ,  H10B41/35 ,  H10B43/10 ,  H10B43/27 ,  H10B43/35

Abstract: 本技术包括半导体存储器装置。半导体存储器装置包括：各自在垂直方向上延伸并且彼此面对的第一沟道图案和第二沟道图案；形成在第一沟道图案和第二沟道图案之间并在垂直方向上延伸的沟道分隔图案；包括导电图案的层叠物，每个导电图案围绕第一沟道图案、第二沟道图案和沟道分隔图案并且在垂直方向上彼此间隔开地层叠；设置在每个导电图案和第一沟道图案之间的第一存储器图案；以及设置在每个导电图案和第二沟道图案之间的第二存储器图案。

公开(公告)号：CN112242402B

公开(公告)日：2024-04-30

申请号：CN201911238731.9

申请日：2019-12-06

Applicant: 爱思开海力士有限公司

Inventor： 崔正达 ,  张晶植 ,  金镇国 ,  辛东善 ,  吴世荣 ,  李起洪 ,  李东训 ,  李圣勋 ,  郑圣蓉

IPC: H10B43/30 ,  H10B43/40 ,  H10B43/50 ,  H10B43/27

Abstract: 本技术包括半导体存储器装置。半导体存储器装置包括：各自在垂直方向上延伸并且彼此面对的第一沟道图案和第二沟道图案；形成在第一沟道图案和第二沟道图案之间并在垂直方向上延伸的沟道分隔图案；包括导电图案的层叠物，每个导电图案围绕第一沟道图案、第二沟道图案和沟道分隔图案并且在垂直方向上彼此间隔开地层叠；设置在每个导电图案和第一沟道图案之间的第一存储器图案；以及设置在每个导电图案和第二沟道图案之间的第二存储器图案。

公开(公告)号：CN112242402A

公开(公告)日：2021-01-19

申请号：CN201911238731.9

申请日：2019-12-06

Applicant: 爱思开海力士有限公司

Inventor： 崔正达 ,  张晶植 ,  金镇国 ,  辛东善 ,  吴世荣 ,  李起洪 ,  李东训 ,  李圣勋 ,  郑圣蓉

IPC: H01L27/11568 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 本技术包括半导体存储器装置。半导体存储器装置包括：各自在垂直方向上延伸并且彼此面对的第一沟道图案和第二沟道图案；形成在第一沟道图案和第二沟道图案之间并在垂直方向上延伸的沟道分隔图案；包括导电图案的层叠物，每个导电图案围绕第一沟道图案、第二沟道图案和沟道分隔图案并且在垂直方向上彼此间隔开地层叠；设置在每个导电图案和第一沟道图案之间的第一存储器图案；以及设置在每个导电图案和第二沟道图案之间的第二存储器图案。