-
公开(公告)号：CN104078506A
公开(公告)日：2014-10-01
申请号：CN201410113786.8
申请日：2014-03-25
Applicant: 瑞萨电子株式会社
CPC classification number: H01L29/7827 , H01L29/0623 , H01L29/0634 , H01L29/0653 , H01L29/1095 , H01L29/407 , H01L29/4236 , H01L29/42368 , H01L29/42372 , H01L29/42376 , H01L29/4238 , H01L29/7397 , H01L29/7811 , H01L29/7813 , H01L29/8083
Abstract: 本发明涉及半导体器件。在漂移层中形成第二导电类型的掩埋层和第二导电类型的下层。在第二导电类型的掩埋层的侧部和漂移层之间的边界中形成边界绝缘膜。第二导电类型的下层与第二导电类型的掩埋层的下端和边界绝缘膜的下端相接触。第二导电类型的掩埋层与源电极电连接。在第二导电类型的掩埋层的表面层中形成第二导电类型的高浓度层。
-
公开(公告)号：CN114784105A
公开(公告)日：2022-07-22
申请号：CN202111587696.9
申请日：2021-12-23
Applicant: 瑞萨电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L23/495
Abstract: 本公开涉及半导体器件和半导体封装体。根据一个实施例的半导体器件包括：具有第一表面和在第一表面的相对侧上的第二表面的半导体衬底、形成在第一表面上的栅极绝缘膜、经由栅极绝缘膜形成在第一表面上的栅极，形成在半导体衬底的第一表面侧的源极区、形成为与源极区接触并包括沟道区的体区、形成在半导体衬底的第二表面侧的漏极区，以及形成为与体区的第二表面侧和漏极区的第一表面侧接触的漂移区。该半导体衬底具有形成在所述第二表面中且朝向第一表面凹陷的至少一个凹部部分。
-
公开(公告)号：CN109427769A
公开(公告)日：2019-03-05
申请号：CN201811006607.5
申请日：2018-08-31
Applicant: 瑞萨电子株式会社
IPC: H01L27/02 , H01L21/8234 , H01L27/088 , H01M10/42
Abstract: 本公开涉及半导体器件及其制造方法。源极电极能够响应于半导体器件的密集化被很好地图案化。第一MOS晶体管元件在第一元件区域中形成，并且第二MOS晶体管元件在第二元件区域中形成。第一源极电极被布置为跨第一栅极电极并且以第一栅极电极插入其间的方式在栅极长度方向上位于一侧和另一侧的第一源极层。第二源极电极被布置为跨第二栅极电极并且以第二栅极电极插入其间的方式在栅极长度方向上位于一侧和另一侧的第二源极层。
-
公开(公告)号：CN115966611A
公开(公告)日：2023-04-14
申请号：CN202211240861.8
申请日：2022-10-11
Applicant: 瑞萨电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 半导体器件包括多个单位单元。多个单位单元中的每个单位单元具有一对柱区、在X方向上被形成在该对柱区之间的一对沟槽、以及分别经由栅绝缘膜被形成在该对沟槽中的一对栅电极。在X方向上相邻的两个单位单元共享一对柱区中的一个柱区，并且被布置为关于所共享的柱区对称。这里，两个相邻单位单元中的沟槽中的与插入其间的一个柱区相邻的两个沟槽之间的距离不同于一个单位单元中的一对沟槽之间的距离。
-
公开(公告)号：CN116960123A
公开(公告)日：2023-10-27
申请号：CN202310319970.7
申请日：2023-03-29
Applicant: 瑞萨电子株式会社
IPC: H01L27/088 , H01L29/06 , H01L29/78
Abstract: 本公开涉及一种半导体器件。公开了一种改进的具有超结结构的功率MOSFET。改进的功率MOSFET包括多个单位单元UC，并且多个单位单元UC中的每个单位单元UC包括柱状区域PC1、柱状区域PC2、在X方向上形成在柱状区域PC1和PC2之间的一对沟槽TR以及经由栅极绝缘膜(GI)而形成在一对沟槽TR中的一对栅极电极GE。在平面图中，一对沟槽TR和一对栅极电极GE在Y方向上延伸。多个柱状区域PC1被形成为沿着Y方向彼此间隔开，并且柱状区域PC1在Y方向上的宽度(L1)比柱状区域PC1在X方向上的宽度(L2)更宽。
-
Patent Agency Ranking
公开(公告)号：CN115985962A
公开(公告)日：2023-04-18
申请号：CN202211255764.6
申请日：2022-10-13
Applicant: 瑞萨电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本公开涉及一种半导体器件及其制造方法。该半导体器件，包括其中形成有多个单位单元的单元区、以及在平面图中围绕该单元区的外围区。多个单位单元中的每个单位单元包括具有漂移区的半导体衬底、体区、源区、一对第一柱区、以及被形成在沟槽中的栅电极，栅绝缘膜被插入在沟槽与栅电极之间。阱区被形成在外围区中的漂移区的表面上。第二柱区被形成在阱区下方的漂移区中并且在Y和X方向上延伸以包围单元区。阱区被连接到体区，第二柱区被连接到阱区。
-
公开(公告)号：CN119028973A
公开(公告)日：2024-11-26
申请号：CN202410527392.0
申请日：2024-04-29
Applicant: 瑞萨电子株式会社
IPC: H01L27/088 , H01L29/40 , H01L29/423 , H01L21/8234
Abstract: 本公开的各实施例涉及半导体器件及其制造方法。在半导体衬底SUB中形成沟槽TR1和沟槽TR2以便到达距半导体衬底SUB的上表面(TS)的预定深度。在沟槽TR1的下部处形成场板电极FP，并且在沟槽TR1的上部处形成栅极电极GE1。在沟槽TR2内部形成栅极电极GE2。沟槽TR1的深度比沟槽TR2的深度深。沟槽TR1在Y方向上延伸，并且沟槽TR2在X方向上延伸。沟槽TR1和沟槽TR2彼此连通。栅极电极GE1和栅极电极GE2彼此一体化。
-
公开(公告)号：CN117153880A
公开(公告)日：2023-12-01
申请号：CN202310555032.7
申请日：2023-05-17
Applicant: 瑞萨电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L29/06
Abstract: 本公开涉及一种半导体器件及其制造方法，具体公开了一种具有超结配置的垂直型功率MOSFET的改进结构和制造方法。垂直型功率MOSFET的改进结构及制作方法包括：制备包括n型半导体层SL和半导体层SL上的p型外延层EP的半导体衬底SB的步骤；通过使用具有预定开口宽度的蚀刻掩模，在p型外延层EP中形成沟槽GT的步骤；以及使用具有预定开口宽度的蚀刻掩模，将n型杂质引入到沟槽GT的底部的步骤，由此形成在沟槽GT的底部处并且到达半导体层SL的n型柱NC。
-
公开(公告)号：CN112151614A
公开(公告)日：2020-12-29
申请号：CN202010572172.1
申请日：2020-06-22
Applicant: 瑞萨电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本申请涉及半导体器件。为了减小导通电阻同时抑制具有超级结结构的垂直MOSFET的特性变化的增加，垂直MOSFET包括具有n型漂移区的半导体衬底、在n型漂移区的表面上形成的p型基极区、以预定间隔布置在p型基极区下部的n型漂移区中的多个p型列区、底表面到达比p型基极区更深的位置并且布置在相邻p型列区之间的多个沟槽、在多个沟槽中形成的多个栅极电极、和在栅极电极的侧面上的p型基极区中形成的n型源极区。
-
公开(公告)号：CN104078506B
公开(公告)日：2018-10-12
申请号：CN201410113786.8
申请日：2014-03-25
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及半导体器件。在漂移层中形成第二导电类型的掩埋层和第二导电类型的下层。在第二导电类型的掩埋层的侧部和漂移层之间的边界中形成边界绝缘膜。第二导电类型的下层与第二导电类型的掩埋层的下端和边界绝缘膜的下端相接触。第二导电类型的掩埋层与源电极电连接。在第二导电类型的掩埋层的表面层中形成第二导电类型的高浓度层。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
