-
公开(公告)号：CN106856663B
公开(公告)日：2022-01-07
申请号：CN201580018135.3
申请日：2015-10-01
Applicant: 瑞萨电子株式会社
IPC: G06F13/16
Abstract: 根据本发明的一种半导体装置包括：多个主控器(100)；存储器控制器(400a)；总线，其连接所述多个主控器(100)和所述存储器控制器(400a)；QoS信息寄存器(610)，其存储所述多个主控器(100)的QoS信息；权限授权数目控制器(602)，其基于所述存储器控制器(400a)的缓冲器(401)的空间信息来计算可授权访问权限的数目；权限授权选择控制器(603a)，其选择将基于所述QoS信息寄存器(610)的所述QoS信息和来自所述权限授权数目控制器(602)的所述可授权权限的数目来选择将被授予访问权限的主控器(100)；以及请求发布控制器(201a)，其不传送还未被授予来自所述权限授权选择控制器的访问权限的所述主控器(100)的请求。
-
公开(公告)号：CN109215707A
公开(公告)日：2019-01-15
申请号：CN201810699633.4
申请日：2018-06-29
Applicant: 瑞萨电子株式会社
IPC: G11C11/4076 , G06F13/16
CPC classification number: G06F13/1673 , G06F13/1605 , G06F13/1689 , G06F13/18 , G06F13/362 , G11C11/4076
Abstract: 本发明涉及一种半导体装置以及访问控制方法。考虑写入训练来实现访问控制。主设备发出包括读取请求和写入请求的访问请求。存储器控制器响应于由主设备发出的访问请求访问存储器。中央总线控制系统控制主设备发出的访问请求向存储器控制器的输出。训练电路在停止访问存储器的同时在存储器上进行训练。中央总线控制系统还控制在存储器上的训练的执行。在训练期间，中央总线控制系统抑制由主设备发出的访问请求当中的读取请求向存储器控制器的输出。
-
公开(公告)号：CN114490457A
公开(公告)日：2022-05-13
申请号：CN202111655532.5
申请日：2015-10-01
Applicant: 瑞萨电子株式会社
IPC: G06F13/16 , G06F13/362 , G06F13/40 , G11C11/406
Abstract: 本发明涉及半导体装置。一种半导体装置包括：第一和第二主控器，发布访问存储器的请求；第一和第二请求发布控制器，分别耦合到第一和第二主控器，分别保持从第一和第二主控器发布的请求；总线仲裁器，连接到两个请求发布控制器；存储器控制器，耦合到总线仲裁器，包括存储从两个主控器发布的请求的缓冲器；以及中央总线控制器，基于缓冲器的空间信息向两个请求发布控制器授予访问权限，两个请求发布控制器响应于访问权限将保持的请求输出到总线仲裁器，总线仲裁器接收从两个请求发布控制器输出的请求，进行仲裁，并且根据仲裁结果输出接收的请求之一，并且存储器控制器将输出的请求存储在缓冲器中，并且调度所存储的请求控制对存储器的访问。
-
Patent Agency Ranking
公开(公告)号：CN106856663A
公开(公告)日：2017-06-16
申请号：CN201580018135.3
申请日：2015-10-01
Applicant: 瑞萨电子株式会社
IPC: G06F13/16
CPC classification number: G06F13/1673 , G06F13/1605 , G06F13/362 , G06F13/4068 , G11C11/406 , G06F13/1678
Abstract: 根据本发明的一种半导体装置包括：多个主控器(100)；存储器控制器(400a)；总线，其连接所述多个主控器(100)和所述存储器控制器(400a)；QoS信息寄存器(610)，其存储所述多个主控器(100)的QoS信息；权限授权数目控制器(602)，其基于所述存储器控制器(400a)的缓冲器(401)的空间信息来计算可授权访问权限的数目；权限授权选择控制器(603a)，其选择将基于所述QoS信息寄存器(610)的所述QoS信息和来自所述权限授权数目控制器(602)的所述可授权权限的数目来选择将被授予访问权限的主控器(100)；以及请求发布控制器(201a)，其不传送还未被授予来自所述权限授权选择控制器的访问权限的所述主控器(100)的请求。
-
公开(公告)号：CN116978422A
公开(公告)日：2023-10-31
申请号：CN202311095778.0
申请日：2018-06-29
Applicant: 瑞萨电子株式会社
IPC: G11C11/4076 , G06F13/16
Abstract: 本发明涉及一种半导体装置以及访问控制方法。考虑写入训练来实现访问控制。主设备发出包括读取请求和写入请求的访问请求。存储器控制器响应于由主设备发出的访问请求访问存储器。中央总线控制系统控制主设备发出的访问请求向存储器控制器的输出。训练电路在停止访问存储器的同时在存储器上进行训练。中央总线控制系统还控制在存储器上的训练的执行。在训练期间，中央总线控制系统抑制由主设备发出的访问请求当中的读取请求向存储器控制器的输出。
-
公开(公告)号：CN103313112B
公开(公告)日：2018-01-02
申请号：CN201310090942.9
申请日：2013-03-14
Applicant: 瑞萨电子株式会社
IPC: H04N21/41 , H04N21/426 , H04N5/50 , H04N21/434
CPC classification number: H04H40/18 , H03J3/28 , H04B1/1638 , H04H40/27 , H04N5/50 , H04N21/41422 , H04N21/4263 , H04N21/4383 , H04N21/44209
Abstract: 一种半导体设备包括：1段调谐器I/F，其连接到1段调谐器；调谐器I/F，其连接到数字地面调谐器；解码器，其有选择地解码从一段调谐器I/F供应的第一广播信号和从调谐器I/F供应的第二广播信号；通用处理器，其与解码器单独地被提供并且解码第一广播信号；以及切换单元，其基于第二广播波的信号强度，在通用处理器解码第一广播信号之时在第一广播信号与第二广播信号之间切换解码器的解码。1段调谐器I/F、调谐器I/F、解码器、通用处理器和切换单元集成在一个芯片上。
-
公开(公告)号：CN114490457B
公开(公告)日：2024-06-21
申请号：CN202111655532.5
申请日：2015-10-01
Applicant: 瑞萨电子株式会社
IPC: G06F13/16 , G06F13/362 , G06F13/40 , G11C11/406
Abstract: 本发明涉及半导体装置。一种半导体装置包括：第一和第二主控器，发布访问存储器的请求；第一和第二请求发布控制器，分别耦合到第一和第二主控器，分别保持从第一和第二主控器发布的请求；总线仲裁器，连接到两个请求发布控制器；存储器控制器，耦合到总线仲裁器，包括存储从两个主控器发布的请求的缓冲器；以及中央总线控制器，基于缓冲器的空间信息向两个请求发布控制器授予访问权限，两个请求发布控制器响应于访问权限将保持的请求输出到总线仲裁器，总线仲裁器接收从两个请求发布控制器输出的请求，进行仲裁，并且根据仲裁结果输出接收的请求之一，并且存储器控制器将输出的请求存储在缓冲器中，并且调度所存储的请求控制对存储器的访问。
-
公开(公告)号：CN109215707B
公开(公告)日：2023-09-01
申请号：CN201810699633.4
申请日：2018-06-29
Applicant: 瑞萨电子株式会社
IPC: G11C11/4076 , G06F13/16
Abstract: 本发明涉及一种半导体装置以及访问控制方法。考虑写入训练来实现访问控制。主设备发出包括读取请求和写入请求的访问请求。存储器控制器响应于由主设备发出的访问请求访问存储器。中央总线控制系统控制主设备发出的访问请求向存储器控制器的输出。训练电路在停止访问存储器的同时在存储器上进行训练。中央总线控制系统还控制在存储器上的训练的执行。在训练期间，中央总线控制系统抑制由主设备发出的访问请求当中的读取请求向存储器控制器的输出。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.019 seconds)
