公开(公告)号：CN105097894B

公开(公告)日：2019-11-12

申请号：CN201510263945.7

申请日：2015-05-21

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/08 ,  H01L29/739 ,  H01L29/10 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明提供一种半导体器件，抑制IE型沟槽栅IGBT的伴随单元收缩产生的栅极电容的增加，防止开关损失的劣化。单元形成区域由线状有源单元区域(LCa)、线状空穴集电极单元区域(LCc)以及它们之间的线状无源单元区域(LCi)构成。而且，使夹持线状空穴集电极单元区域(LCc)的两侧而形成并与发射极电极(EE)电连接的第三及第四线状沟槽栅电极(TG3、TG4)的上表面，比夹持线状有源单元区域(LCa)的两侧而形成并与栅电极电连接的第一及第二线状沟槽栅电极(TG1、TG2)的上表面低。

公开(公告)号：CN108933170A

公开(公告)日：2018-12-04

申请号：CN201810558919.0

申请日：2013-06-09

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L29/08 ,  H01L29/10

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/66348

Abstract: 本发明的实施例涉及窄的有源单元IE型沟槽栅极IGBT及其制造方法。在等宽有源单元IE型IGBT、宽有源单元IE型IGBT等中，有源单元区域在沟槽宽度方面等于无源单元区域，或者无源单元区域的沟槽宽度更窄。因此，相对易于确保击穿电压。然而，采用该结构，试图增强IE效应引起诸如结构复杂化之类的问题。本发明提供了一种窄的有源单元IE型IGBT，具有有源单元二维薄化结构，并且不具有用于接触的衬底沟槽。

公开(公告)号：CN107154425A

公开(公告)日：2017-09-12

申请号：CN201710079574.6

申请日：2017-02-15

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/06 ,  H01L29/417 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/66325 ,  H01L29/41708

Abstract: 本公开涉及半导体装置。线状有源单元区域由在第二方向(y方向)上彼此间隔开布置的多个分开的有源单元区域形成。线状空穴集电极单元区域由在第二方向(y方向)上彼此间隔开布置的多个分开的空穴集电极单元区域形成。在第一方向(x方向)上彼此相邻的线状有源单元区域和线状空穴集电极单元区域之间、在第二方向(y方向)上彼此相邻的分开的有源单元区域之间以及在第二方向(y方向)上彼此相邻的分开的空穴集电极单元区域之间的半导体衬底中形成P型浮置区域。

公开(公告)号：CN106409896A

公开(公告)日：2017-02-15

申请号：CN201610602231.9

申请日：2016-07-27

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/739 ,  H01L29/78

Abstract: 本发明涉及一种半导体器件。提高了半导体器件的性能。发射极电极通过形成在层间绝缘膜上的接触凹槽耦合到线性有源单元区的P型本体区和N+型发射极区并且通过接触凹槽耦合到线状空穴集电极单元区的P型本体区。在平面图上，布置在线状空穴集电极单元区中的接触凹槽比接触凹槽短。

公开(公告)号：CN105097894A

公开(公告)日：2015-11-25

申请号：CN201510263945.7

申请日：2015-05-21

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/08 ,  H01L29/739 ,  H01L29/10 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明提供一种半导体器件，抑制IE型沟槽栅IGBT的伴随单元收缩产生的栅极电容的增加，防止开关损失的劣化。单元形成区域由线状有源单元区域(LCa)、线状空穴集电极单元区域(LCc)以及它们之间的线状无源单元区域(LCi)构成。而且，使夹持线状空穴集电极单元区域(LCc)的两侧而形成并与发射极电极(EE)电连接的第三及第四线状沟槽栅电极(TG3、TG4)的上表面，比夹持线状有源单元区域(LCa)的两侧而形成并与栅电极电连接的第一及第二线状沟槽栅电极(TG1、TG2)的上表面低。

公开(公告)号：CN117316995A

公开(公告)日：2023-12-29

申请号：CN202310543092.7

申请日：2023-05-15

Applicant: 瑞萨电子株式会社

Inventor： 波冈诚悟 ,  松浦仁 ,  黑田亮太

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/423 ,  H01L29/417

Abstract: 本公开涉及一种半导体器件及其制造方法，其中半导体器件包括：位于有源单元区域的一端和无源单元区域之间的边界处的沟槽发射极电极、位于有源单元区域的另一端和无源单元区域之间的边界处的沟槽栅极电极、连接到沟槽栅极电极的一端的端沟槽栅极电极，以及连接到沟槽发射极电极的一端的端沟槽发射极电极。在平面图中，在端沟槽栅极电极与端沟槽发射极电极之间的第二导电类型的主体区域下方，提供第一导电类型的空穴阻挡区域。有源单元区域中的主体区域和无源单元区域中的主体区域，通过端沟槽栅极电极与端沟槽发射极电极之间的主体区域相互连接。

公开(公告)号：CN107819032B

公开(公告)日：2023-10-24

申请号：CN201710794982.X

申请日：2017-09-06

Applicant: 瑞萨电子株式会社

Inventor： 松尾隆充 ,  松浦仁 ,  齐藤靖之 ,  星野义典

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明提供一种半导体器件及其制造方法。在有效区域(ACR)中，在沟槽(TRC)内配置有栅电极(GEL)。与栅电极(GEL)隔开距离地在沟槽(TRC)内配置有发射极电极(EEL)。在有效区域(ACR)形成有源极扩散层(SDR)和基极扩散层(BDR)。基极扩散层(BDR)的基极底部以发射极电极(EEL)侧的基极底部的部分位于比栅电极(GEL)侧的基极底部的部分深的位置的形态倾斜。接触部(CCN)的接触底部以与发射极电极(EEL)接触的接触底部的部分位于比与基极扩散层(BDR)接触的接触底部的部分深的位置的形态倾斜。

公开(公告)号：CN108231865B

公开(公告)日：2023-09-05

申请号：CN201711263226.0

申请日：2017-12-05

Applicant: 瑞萨电子株式会社

Inventor： 神田良 ,  松浦仁 ,  菊地修一

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/423 ,  H01L29/739

Abstract: 本公开涉及沟槽栅极IGBT。提供了一种高性能的沟槽栅极IGBT。根据一个实施例的沟槽栅极IGBT包括：半导体衬底(11)；设置在半导体衬底(11)上的沟道层(15)；设置在沟道层(15)两侧的两个浮置P型层(12)，浮置P型层(12)比沟道层(15)深；设置在两个浮置P型层(12)之间的两个发射极沟槽(13)，发射极沟槽(13)分别与浮置P型层(12)接触；设置在两个发射极沟槽(13)之间的至少两个栅极沟槽(14)；和设置在两个栅极沟槽14之间的源极扩散层(19)，源极扩散层(19)与栅极沟槽(14)中的每一个接触。

公开(公告)号：CN116031283A

公开(公告)日：2023-04-28

申请号：CN202211135720.X

申请日：2022-09-19

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/06 ,  H01L29/739

Abstract: 本公开涉及一种半导体器件，该半导体器件包括半导体衬底、栅极绝缘膜、栅极和第一多晶硅膜。半导体衬底具有第一主表面和作为第一主表面的相对表面的第二主表面。半导体衬底具有第一部分和第二部分。半导体衬底包括被布置在位于第一部分中的第二主表面上的集电极区域、被布置在位于第二部分中的第二主表面上的阴极区域、被布置在集电极区域和阴极区域上的漂移区域、被布置在位于第一部分中的第一主表面上的发射极区域、被布置在发射极区域与集电极区域之间的基极区域、以及被布置在位于第二部分中的第一主表面上的阳极区域。

公开(公告)号：CN106409894B

公开(公告)日：2020-09-11

申请号：CN201610404085.9

申请日：2016-06-08

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/732 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明涉及一种半导体器件及其制造方法。半导体器件包括沟槽栅电极、将它们彼此耦合的发射极耦合部、布置在混合子单元区以及无源单元区中的层间绝缘膜，和穿透它的接触沟槽。而且，接触沟槽在混合子单元区与发射极耦合部的延伸方向的交叉区中被分割。而且，设置n+型发射极区以便与分割的接触沟槽的端部隔开。借助在交叉区中未形成接触沟槽的这种构造，可减小接触沟槽的加工失败。而且，因为设置n+型发射极区以便与接触沟槽的端部分开，因此可提高半导体器件的击穿电阻。