-
公开(公告)号：CN118829218A
公开(公告)日：2024-10-22
申请号：CN202410456407.9
申请日：2024-04-16
Applicant: 美光科技公司
Abstract: 本公开涉及存储器电路系统及用于形成存储器电路系统的方法。包括存储器单元串的存储器电路系统包括堆叠，其包括竖直交替绝缘层级及导电层级。存储器单元的沟道材料串延伸通过存储器阵列区中的所述绝缘层级及所述导电层级。所述绝缘层级包括第一氧化硅。所述绝缘层级及所述导电层级从所述存储器阵列区延伸到阶梯区中。所述阶梯区包括台阶梯段。所述台阶个别地包括踏面，其包括所述导电层级中的一者的导电材料。所述踏面中的个别者包括在所述一个导电层级的所述导电材料正上方的第二氧化硅。所述第二氧化硅包括呈一总浓度的硼及磷中的一或多者，所述总浓度大于所述第二氧化硅正下方的所述第一氧化硅中的硼及磷(如果存在)中的一或多者的总浓度。导电通路构造从所述个别踏面的所述导电材料且在所述个别踏面的所述导电材料正下方向下延伸到所述堆叠正下方的电路系统。所述导电通路构造包括将所述个别踏面中的一者的所述导电材料及所述堆叠正下方的所述电路系统直接电耦合在一起的导体材料。公开方法。
-
公开(公告)号：CN113675207A
公开(公告)日：2021-11-19
申请号：CN202110510311.2
申请日：2021-05-11
Applicant: 美光科技公司
IPC: H01L27/11565 , H01L27/1157 , H01L27/11582
Abstract: 本发明涉及集成组件以及形成集成组件的方法。一些实施例包含一种集成组件，其具有含有半导体材料的第一结构，且具有接触所述第一结构的第二结构。所述第一结构具有沿着与所述第二结构的界面的组成物。所述组成物包含浓度在约1018原子/cm3到约1021原子/cm3范围内的添加剂。所述添加剂包含碳、氧、氮和硫中的一或多种。一些实施例包含形成集成组件的方法。
-
公开(公告)号：CN118401000A
公开(公告)日：2024-07-26
申请号：CN202410111248.9
申请日：2024-01-25
Applicant: 美光科技公司
Abstract: 本申请涉及NAND阶梯着陆垫转换。存储器装置可包含可将字线与横穿所述存储器装置的材料堆叠的导电支柱耦合的一或多个横向字线触点。使用所述横向字线触点可允许导电支柱与目标字线耦合，而不需要将所述导电支柱的端部直接放置在所述字线上。另外，本文中所描述的存储器架构可允许所述目标字线经由第一导电支柱与CMOS电路系统耦合而不需要使用第二导电支柱，因为所述第一导电支柱可横穿所述材料堆叠且与所述CMOS电路系统耦合。因此，可减少导电支柱的总数量，且可降低制造错误的风险。
-
公开(公告)号：CN117044422A
公开(公告)日：2023-11-10
申请号：CN202280022876.9
申请日：2022-02-14
Applicant: 美光科技公司
IPC: H10B43/27
Abstract: 一种微电子装置包括包含与导电阶层垂直交错的绝缘阶层的堆叠结构。所述导电阶层个别地包括第一导电结构及与所述第一导电结构横向相邻的第二导电结构，所述第二导电结构展现随着距垂直相邻绝缘阶层的垂直距离而变化的β相钨的浓度。所述微电子装置进一步包括：狭槽结构，其垂直延伸穿过所述堆叠结构且将所述堆叠结构划分成块结构；及存储器胞元串，其垂直延伸穿过所述堆叠结构，所述第一导电结构在存储器胞元的横向相邻串之间，所述第二导电结构在所述狭槽结构与最接近所述狭槽结构的存储器胞元串之间。还描述相关存储器装置、电子系统及方法。
-
公开(公告)号：CN112185809A
公开(公告)日：2021-01-05
申请号：CN202010603227.0
申请日：2020-06-29
Applicant: 美光科技公司
IPC: H01L21/266 , H01L27/108
Abstract: 描述了与用于减小压缩应力的原子植入有关的系统、设备和方法。一种示例性方法可以包含：对半导体的工作表面进行图案化，所述工作表面具有在电介质材料上方形成的硬掩模材料；以及在所述硬掩膜材料上方形成相对于所述硬掩模材料的折射率RI具有较低RI的材料。所述方法可以进一步包含将原子通过所述较低RI材料植入所述硬掩模材料中以减小所述硬掩模材料中的所述压缩应力。
-
Patent Agency Ranking
公开(公告)号：CN116963503A
公开(公告)日：2023-10-27
申请号：CN202310244629.X
申请日：2023-03-13
Applicant: 美光科技公司
Abstract: 本申请涉及包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括处于导体层面正上方的交替的绝缘层面和导电层面。存储器单元串包括延伸穿过所述绝缘层面和所述导电层面的沟道材料串。所述沟道材料串通过所述导电层面的最下部的导电材料与所述导体层面的导体材料直接电耦合。紧靠在所述最下部导电层面正上方的所述绝缘层面的绝缘材料直接抵靠所述最下部导电层面的所述导电材料的顶部。所述绝缘材料包括氧化铝、氧化铪、氧化锆和经碳掺杂的绝缘材料中的至少一者。公开了其它实施例，包含方法。
-
公开(公告)号：CN112436012A
公开(公告)日：2021-03-02
申请号：CN202010825265.0
申请日：2020-08-17
Applicant: 美光科技公司
Inventor： 胡怡 , R·M·阿卜杜勒拉哈曼 , N·比利克 , D·比林斯利 , 柏振宇 , J·M·卡什 , M·J·金 , A·李 , D·诺伊迈耶 , W·Y·吴 , Y·K·朴 , C·蒂瓦里 , 王宜平 , L·威廉森 , 张晓松
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 本申请涉及存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括个别地包括竖直堆叠的横向间隔开的存储器块，所述竖直堆叠包括交替的绝缘层和导电层。存储器单元的操作性沟道材料串延伸穿过所述绝缘层和所述导电层。居间材料在横向上处于横向紧邻的所述存储器块之间且在纵向上沿着所述存储器块。所述居间材料包括其中个别地具有竖直伸长接缝的纵向交替的第一和第二区域。所述竖直伸长接缝在所述第一区域中比在所述第二区域中长。公开包含方法的额外实施例。
-
公开(公告)号：CN113675207B
公开(公告)日：2024-07-12
申请号：CN202110510311.2
申请日：2021-05-11
Applicant: 美光科技公司
Abstract: 本发明涉及集成组件以及形成集成组件的方法。一些实施例包含一种集成组件，其具有含有半导体材料的第一结构，且具有接触所述第一结构的第二结构。所述第一结构具有沿着与所述第二结构的界面的组成物。所述组成物包含浓度在约1018原子/cm3到约1021原子/cm3范围内的添加剂。所述添加剂包含碳、氧、氮和硫中的一或多种。一些实施例包含形成集成组件的方法。
-
公开(公告)号：CN117641913A
公开(公告)日：2024-03-01
申请号：CN202311121617.4
申请日：2023-08-30
Applicant: 美光科技公司
Abstract: 本申请案涉及形成微电子装置的方法及相关微电子装置、存储器装置和电子系统。微电子装置包含堆叠结构，所述堆叠结构包括通过介电槽结构彼此分离的块且各自包含按层布置的导电结构和绝缘结构的竖直交替序列。所述块中的至少一个包括体育场式结构，所述体育场式结构包括相对阶梯结构，每一阶梯结构具有包括所述层的边缘的梯级；以及填充沟槽，其竖直上覆于所述块中的所述至少一个的所述体育场式结构的水平边界且在所述水平边界内。所述填充沟槽包含：介电衬里材料，其处于所述体育场式结构的所述相对阶梯结构上及两个桥接区的内侧壁上；以及至少一个介电结构，其掺杂有碳和硼中的一或多个，所述至少一个介电结构处于所述介电衬里材料上，所述至少一个介电结构与所述体育场式结构的所述梯级水平重叠。
-
公开(公告)号：CN117156855A
公开(公告)日：2023-12-01
申请号：CN202310552402.1
申请日：2023-05-16
Applicant: 美光科技公司
Abstract: 本公开涉及存储器电路系统及用于形成存储器电路系统的方法。用于形成存储器电路系统的方法包括：形成包括垂直交替第一层级及第二层级的堆叠，其中所述堆叠从存储器阵列区延伸到阶梯区中。阶梯区包括沿第一方向在第一垂直横截面中的台阶梯段。在台阶梯段正上方形成遮蔽材料。将物种离子植入遮蔽材料中以沿正交于第一方向的第二方向形成在所述台阶中的个别者正上方的不同成分的第一及第二区。相对于第一及第二区中的另一者选择性地移除第一及第二区中的一者。在移除之后，使用第一及第二区中的所述另一者作为掩模，同时蚀刻穿过所述个别台阶中的第一层级中的一者及第二层级中的一者，以沿第二方向在第二垂直横截面中的所述个别台阶中形成多个不同深度的踏面。公开包含结构的其它实施例。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.025 seconds)
