-
公开(公告)号：CN113053909B
公开(公告)日：2024-12-24
申请号：CN202011410858.7
申请日：2020-12-04
Applicant: 美光科技公司
Abstract: 本申请涉及存储器阵列和形成存储器阵列的方法。所述方法包括：形成包括竖直交替的第一层和第二层的堆叠，其中包括具有沟道材料串的存储器块区域。导体材料接触件直接抵靠所述沟道材料串中的个别沟道材料串的沟道材料。第一绝缘体材料直接在所述导体材料接触件上方形成。所述第一绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅。第二绝缘体材料直接在所述第一绝缘体材料和所述导体材料接触件上方形成。所述第二绝缘体材料不含所述(a)和(b)中的每一者。第三绝缘体材料直接在所述第二绝缘体材料、所述第一绝缘体材料和所述导体材料接触件上方形成。所述第三绝缘体材料包括所述(a)和(b)中的至少一者。
-
公开(公告)号：CN112331656B
公开(公告)日：2024-08-23
申请号：CN202010768639.X
申请日：2020-08-03
Applicant: 美光科技公司
Abstract: 本专利申请涉及形成微电子装置的方法以及相关微电子装置和电子系统。一种形成微电子装置的方法包括形成堆叠结构，所述堆叠结构包括以层布置的竖直交替的绝缘结构和另外的绝缘结构。所述层中的每个层单独地包括所述绝缘结构之一和所述另外的绝缘结构之一。形成第一沟槽，所述第一沟槽部分竖直延伸穿过所述堆叠结构。所述第一沟槽包括第一部分和第二部分，所述第一部分具有第一宽度，所述第二部分位于所述第一部分的水平边界处并且具有比所述第一宽度大的第二宽度。在所述第一沟槽内形成介电结构。所述介电结构包括接近所述沟槽的所述第一部分的所述水平边界的基本上无空隙区段。还描述了微电子装置和电子系统。
-
公开(公告)号：CN114388523A
公开(公告)日：2022-04-22
申请号：CN202111141861.8
申请日：2021-09-28
Applicant: 美光科技公司
IPC: H01L27/1157 , H01L27/11575 , H01L27/11582
Abstract: 本申请涉及具有凹入导电结构的电子装置及相关方法和系统。所述电子装置包括：堆叠结构，其包括布置成层的竖直交替的绝缘结构和导电结构；导柱，其竖直延伸穿过所述堆叠结构；以及屏障材料，其上覆于所述堆叠结构。所述电子装置包括延伸穿过所述屏障材料并进入所述堆叠结构的上部层部分的第一绝缘材料和横向邻近所述第一绝缘材料且横向邻近所述堆叠结构的所述上部层部分中的所述导电结构中的至少一些的第二绝缘材料。所述第二绝缘材料的至少一部分与所述屏障材料竖直对准。
-
公开(公告)号：CN115485840A
公开(公告)日：2022-12-16
申请号：CN202180028647.3
申请日：2021-02-24
Applicant: 美光科技公司
IPC: H01L27/11578 , H01L27/11575 , H01L27/11568 , H01L21/8234 , G06F3/06
Abstract: 本发明提供一种电子装置，其包括邻近于源极的下部叠组及上部叠组。所述下部叠组及所述上部叠组中的每一者包括交错导电材料及介电材料的层级。所述下部叠组及所述上部叠组中的每一者还包括阵列区域及一或多个非阵列区域。存储器支柱位于所述阵列区域的所述下部叠组及所述上部叠组中，且所述存储器支柱经配置以可操作地耦合到所述源极。虚设支柱位于所述一或多个非阵列区域的所述上部叠组中，且所述虚设支柱经配置以与所述源极电隔离。另一导电材料位于所述一或多个非阵列区域的所述上部叠组及所述下部叠组中。还公开额外电子装置及形成电子装置的相关系统及方法。
-
Patent Agency Ranking
公开(公告)号：CN116058098A
公开(公告)日：2023-05-02
申请号：CN202180049880.X
申请日：2021-07-08
Applicant: 美光科技公司
Abstract: 一些实施例包含一种具有第一层面的集成组合件。所述第一层面具有与第一绝缘层级交替的第一存储器单元层级。第二层面在所述第一层面上方。所述第二层面具有与第二绝缘层级交替的第二存储器单元层级。单元材料柱穿过所述第一层面和所述第二层面。存储器单元沿着所述第一存储器单元层级和所述第二存储器单元层级且包含所述单元材料柱的区。中间层级在所述第一层面与所述第二层面之间。所述中间层级包含邻近所述单元材料柱的缓冲区。所述缓冲区包含不同于第一绝缘材料和第二绝缘材料且不同于第一导电区和第二导电区的组合物。一些实施例包含形成集成组合件的方法。
-
公开(公告)号：CN115968586A
公开(公告)日：2023-04-14
申请号：CN202180049927.2
申请日：2021-07-13
Applicant: 美光科技公司
Abstract: 本发明涉及一种电子装置，其包括邻近于源极的下部及上部叠组。所述下部及上部叠组包括交错的导电材料及介电材料的阶层。所述下部及上部叠组中的存储器导柱经配置以可操作地耦合到所述源极。所述存储器导柱包括所述上部叠组中的接触插塞、所述下部及上部叠组中的单元膜，以及所述下部及上部叠组中的填充材料。所述上部叠组中的所述单元膜邻近于所述接触插塞且所述上部叠组中的所述填充材料邻近于所述接触插塞。虚设导柱在所述下部叠组及所述上部叠组的中心区中。所述虚设导柱包括所述上部叠组中的氧化物材料，所述氧化物材料接触所述接触插塞及所述填充材料。还公开了额外电子装置以及相关系统及方法。
-
公开(公告)号：CN115915762A
公开(公告)日：2023-04-04
申请号：CN202210936296.2
申请日：2022-08-05
Applicant: 美光科技公司
Abstract: 本申请涉及包括有源触点和支撑触点的微电子装置，以及相关的电子系统和方法。公开了一种微电子装置，其包括包括交替导电结构和介电结构的堆叠结构。存储器柱延伸穿过所述堆叠结构。触点横向邻近于所述存储器柱并且延伸穿过所述堆叠结构。所述触点包括有源触点和支撑触点。所述有源触点包括衬垫和导电材料。所述支撑触点包括所述衬垫和介电材料。所述有源触点的所述导电材料与所述存储器柱电连通。还公开了方法和电子系统。
-
公开(公告)号：CN113053909A
公开(公告)日：2021-06-29
申请号：CN202011410858.7
申请日：2020-12-04
Applicant: 美光科技公司
IPC: H01L27/1157 , H01L27/11582
Abstract: 本申请涉及存储器阵列和形成存储器阵列的方法。所述方法包括：形成包括竖直交替的第一层和第二层的堆叠，其中包括具有沟道材料串的存储器块区域。导体材料接触件直接抵靠所述沟道材料串中的个别沟道材料串的沟道材料。第一绝缘体材料直接在所述导体材料接触件上方形成。所述第一绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅。第二绝缘体材料直接在所述第一绝缘体材料和所述导体材料接触件上方形成。所述第二绝缘体材料不含所述(a)和(b)中的每一者。第三绝缘体材料直接在所述第二绝缘体材料、所述第一绝缘体材料和所述导体材料接触件上方形成。所述第三绝缘体材料包括所述(a)和(b)中的至少一者。
-
公开(公告)号：CN112331656A
公开(公告)日：2021-02-05
申请号：CN202010768639.X
申请日：2020-08-03
Applicant: 美光科技公司
IPC: H01L27/11521 , H01L27/11551 , H01L27/11568 , H01L27/11578
Abstract: 本专利申请涉及形成微电子装置的方法以及相关微电子装置和电子系统。一种形成微电子装置的方法包括形成堆叠结构，所述堆叠结构包括以层布置的竖直交替的绝缘结构和另外的绝缘结构。所述层中的每个层单独地包括所述绝缘结构之一和所述另外的绝缘结构之一。形成第一沟槽，所述第一沟槽部分竖直延伸穿过所述堆叠结构。所述第一沟槽包括第一部分和第二部分，所述第一部分具有第一宽度，所述第二部分位于所述第一部分的水平边界处并且具有比所述第一宽度大的第二宽度。在所述第一沟槽内形成介电结构。所述介电结构包括接近所述沟槽的所述第一部分的所述水平边界的基本上无空隙区段。还描述了微电子装置和电子系统。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.019 seconds)
