公开(公告)号：CN115857868A

公开(公告)日：2023-03-28

申请号：CN202211615024.9

申请日：2022-12-14

Applicant: 美新半导体(无锡)有限公司

Inventor： 王晓卫 ,  李京 ,  李兆升 ,  缪淦昌

IPC: G06F5/06

Abstract: 本发明提供一种FIFO存储器，其包括：FIFO单元；写入接口模块，其接收多种类型的数据，并循环的将所述多种类型的数据按照设定顺序依次写入所述FIFO单元中，其中每种类型的数据具有设定的更新频率，在每个循环内写入的每种类型的数据的个数是基于每种类型的更新频率确定的，各个循环中各个数据类型的数据的设定顺序是相同的；类型计数器，其输出的类型计数值能够指示从所述FIFO单元中同步读出的数据的类型。通过设置类型计数器，可以不再将数据类型存入，节省了内存的面积，降低了芯片成本。

公开(公告)号：CN116339677A

公开(公告)日：2023-06-27

申请号：CN202211610144.X

申请日：2022-12-14

Applicant: 美新半导体(无锡)有限公司

Inventor： 王晓卫 ,  李京 ,  李兆升 ,  缪淦昌

IPC: G06F5/06 ,  G11C11/413

Abstract: 本发明提供一种异步FIFO存储器，其包括：同步FIFO存储器和异步缓存器。若有写请求则将数据写入所述同步FIFO存储器，所述同步FIFO存储器具有FIFO模式和连续模式，在FIFO模式下不允许写入的数据覆盖已写入的最旧数据，在连续模式下允许写入的数据覆盖已写入的最旧数据。若有读请求则从所述异步缓存器中读出数据，所述异步缓存器缓存从所述同步FIFO存储器读出的数据，所述异步缓存器满后则不允许写入，所述异步缓存器的容量小于所述同步FIFO存储器的容量。这样，节省了存储器的面积，提高了存储器的利用率。

公开(公告)号：CN115877181A

公开(公告)日：2023-03-31

申请号：CN202211611254.8

申请日：2022-12-14

Applicant: 美新半导体(无锡)有限公司

Inventor： 李兆升 ,  李京 ,  缪淦昌 ,  王晓卫

IPC: G01R31/28 ,  G01R31/317

Abstract: 本发明提供一种基于I3C进行测试的集成电路以及测试方法。所述集成电路，其包括：I3C接口模块，其被配置的基于I3C协议接收主设备发送的多个广播指令数据包；第一寄存器，其在所述广播指令数据包中的命令代码为第一命令时被设置为有效；第二寄存器，其在所述第一寄存器被设置为有效时，存储所述广播指令数据包中第一命令后的数据；第三寄存器，其在所述广播指令数据包中的命令代码为第二命令时被设置为有效；第四寄存器，其在所述第三寄存器被设置为有效、所述广播指令数据包中第二命令后的数据满足第一预定条件或第二预定条件且第二寄存器内存储的数据与参考寄存器中存储的参考数据相同或相匹配时被设置为有效或无效，以进入或退出扫描模式。