公开(公告)号：CN117112478A

公开(公告)日：2023-11-24

申请号：CN202311081341.1

申请日：2023-08-24

Applicant: 美新半导体(无锡)有限公司

Inventor： 李兆升 ,  李京 ,  闫国普

IPC: G06F13/42

Abstract: 本发明提供一种I2C从设备及其静态地址的自动修改方法，I2C从设备包括：串行时钟线引脚pad_scl；串行数据线引脚pad_sda；内部串行时钟线scl_in；内部串行数据线sda_in；切换模块，其能够工作在默认状态或切换状态；控制模块，其被配置的在与I2C主设备发起通信时检测内部串行时钟线scl_in和内部串行数据线sda_in哪个最先拉低，若检测到内部串行数据线sda_in最先拉低，则维持所述切换模块工作在默认状态，使I2C从设备维持当前的静态地址；若检测到内部串行时钟线scl_in最先拉低，则控制切换模块工作在切换状态，并使I2C从设备当前的静态地址的至少1位取反以修改静态地址。与现有技术相比，本发明通过将I2C从设备与串行数据线和串行时钟线反接，从而自动修改I2C从设备的静态地址。

公开(公告)号：CN115857868A

公开(公告)日：2023-03-28

申请号：CN202211615024.9

申请日：2022-12-14

Applicant: 美新半导体(无锡)有限公司

Inventor： 王晓卫 ,  李京 ,  李兆升 ,  缪淦昌

IPC: G06F5/06

Abstract: 本发明提供一种FIFO存储器，其包括：FIFO单元；写入接口模块，其接收多种类型的数据，并循环的将所述多种类型的数据按照设定顺序依次写入所述FIFO单元中，其中每种类型的数据具有设定的更新频率，在每个循环内写入的每种类型的数据的个数是基于每种类型的更新频率确定的，各个循环中各个数据类型的数据的设定顺序是相同的；类型计数器，其输出的类型计数值能够指示从所述FIFO单元中同步读出的数据的类型。通过设置类型计数器，可以不再将数据类型存入，节省了内存的面积，降低了芯片成本。

公开(公告)号：CN119360931A

公开(公告)日：2025-01-24

申请号：CN202411393967.0

申请日：2024-09-30

Applicant: 美新半导体(无锡)有限公司

Inventor： 王晓卫 ,  李京 ,  李兆升 ,  肖思龙

IPC: G11C29/12

Abstract: 本发明提供一种存储器测试电路，其包括存储器模块。所述存储模块包括测试供电端、电流测试端、测试接口、存储器、选择器、测试逻辑模块和控制模块，所述测试接口与所述测试逻辑模块相连，所述电流测试端与所述存储器相连。在所述存储模块处于工作模式下时，所述选择器将所述存储器和所述控制模块连接。通过测试命令使得所述存储模块进入测试模式，在所述存储模块处于测试模式下时，所述测试供电端给所述存储器供电，所述选择器将所述测试逻辑模块和所述存储器连接，通过所述测试接口与所述测试逻辑模块进行串行通讯实现对所述存储模块的测试。这样，可以检测所述存储器在不同条件的性能，筛选出达不到各项性能指标的芯片，以此节省后续封装成本。

公开(公告)号：CN116821021A

公开(公告)日：2023-09-29

申请号：CN202310700356.5

申请日：2023-06-13

Applicant: 美新半导体(无锡)有限公司

Inventor： 李兆升 ,  李京 ,  闫国普

IPC: G06F13/38 ,  G06F13/40 ,  G06F13/42 ,  G06F15/173

Abstract: 本发明提供一种基于I2C协议访问多个从设备、接收数据的方法、计算装置。所述方法包括：主设备通过I2C总线发送广播地址；主设备通过I2C总线广播寄存器基地址；主设备通过I2C总线依次广播多个数据包；多个从设备中的每个通过I2C总线接收所述数据包，每检测到一个数据包都会更新自身计数器的计数值，每个从设备根据自己对应的设备编号、I2C总线上的从设备的总个数N以及每个数据包对应的计数值确定当前数据包是否是发送给自己的数据包，将发送给自己的数据包从寄存器基地址开始通过地址自加的方式依次写入该从设备的寄存器中。这样可以在一个I2C的完整通信周期内实现可对多个从设备的寄存器连续写入。

公开(公告)号：CN116339677A

公开(公告)日：2023-06-27

申请号：CN202211610144.X

申请日：2022-12-14

Applicant: 美新半导体(无锡)有限公司

Inventor： 王晓卫 ,  李京 ,  李兆升 ,  缪淦昌

IPC: G06F5/06 ,  G11C11/413

Abstract: 本发明提供一种异步FIFO存储器，其包括：同步FIFO存储器和异步缓存器。若有写请求则将数据写入所述同步FIFO存储器，所述同步FIFO存储器具有FIFO模式和连续模式，在FIFO模式下不允许写入的数据覆盖已写入的最旧数据，在连续模式下允许写入的数据覆盖已写入的最旧数据。若有读请求则从所述异步缓存器中读出数据，所述异步缓存器缓存从所述同步FIFO存储器读出的数据，所述异步缓存器满后则不允许写入，所述异步缓存器的容量小于所述同步FIFO存储器的容量。这样，节省了存储器的面积，提高了存储器的利用率。

公开(公告)号：CN115877181A

公开(公告)日：2023-03-31

申请号：CN202211611254.8

申请日：2022-12-14

Applicant: 美新半导体(无锡)有限公司

Inventor： 李兆升 ,  李京 ,  缪淦昌 ,  王晓卫

IPC: G01R31/28 ,  G01R31/317

Abstract: 本发明提供一种基于I3C进行测试的集成电路以及测试方法。所述集成电路，其包括：I3C接口模块，其被配置的基于I3C协议接收主设备发送的多个广播指令数据包；第一寄存器，其在所述广播指令数据包中的命令代码为第一命令时被设置为有效；第二寄存器，其在所述第一寄存器被设置为有效时，存储所述广播指令数据包中第一命令后的数据；第三寄存器，其在所述广播指令数据包中的命令代码为第二命令时被设置为有效；第四寄存器，其在所述第三寄存器被设置为有效、所述广播指令数据包中第二命令后的数据满足第一预定条件或第二预定条件且第二寄存器内存储的数据与参考寄存器中存储的参考数据相同或相匹配时被设置为有效或无效，以进入或退出扫描模式。