-
公开(公告)号：CN1898609A
公开(公告)日：2007-01-17
申请号：CN200480038478.8
申请日：2004-10-18
Applicant: 英特尔公司
Inventor： 亚恩·博罗多夫斯基
IPC: G03F7/20
CPC classification number: G03F7/70466 , G03F7/70408 , G03F7/7045
Abstract: 一种复合图形化技术可以包括两个光刻过程。第一光刻过程可以使用干涉光刻在光致抗蚀剂上形成具有基本相等宽度的线和间隙的干涉图形。第二光刻过程可以使用一种或更多种非干涉光刻技术，例如光学光刻、压印光刻和电子束光刻，来打断图形化的线的连续性，并形成预期的集成电路特征。
-
Patent Agency Ranking
公开(公告)号：CN1954262B
公开(公告)日：2016-10-26
申请号：CN200580015552.9
申请日：2005-04-29
Applicant: 英特尔公司
CPC classification number: G03F1/80 , G03F1/28 , G03F1/32 , G03F7/70283 , G03F7/70291 , G03F7/70433
Abstract: 用于光刻的系统和技术。在一个方面，方法包括通过利用包括亚波长特征的器件调制辐射的零级衍射的强度和相位来生产微电子器件，所述亚波长特征具有小于所述辐射的一个波长的节距尺寸。
-
公开(公告)号：CN1894627A
公开(公告)日：2007-01-10
申请号：CN200480037754.9
申请日：2004-10-07
Applicant: 英特尔公司
Inventor： 亚恩·博罗多夫斯基
CPC classification number: G03F7/70408 , G03F7/0035 , G03F7/20 , G03F7/2022 , G03F7/70433
Abstract: 用于印刷衬底的系统和技术。在一个实现中，一种方法包括，通过将不规则性引入特征的重复性阵列，用特征的基本任意的排列来图形化衬底。
-
公开(公告)号：CN1954262A
公开(公告)日：2007-04-25
申请号：CN200580015552.9
申请日：2005-04-29
Applicant: 英特尔公司
CPC classification number: G03F1/80 , G03F1/28 , G03F1/32 , G03F7/70283 , G03F7/70291 , G03F7/70433
Abstract: 用于光刻的系统和技术。在一个方面，方法包括通过利用包括亚波长特征的器件调制辐射的零级衍射的强度和相位来生产微电子器件，所述亚波长特征具有小于所述辐射的一个波长的节距尺寸。
-
公开(公告)号：CN1894633A
公开(公告)日：2007-01-10
申请号：CN200480037753.4
申请日：2004-10-07
Applicant: 英特尔公司
Inventor： 亚恩·博罗多夫斯基
CPC classification number: G03F7/70433 , G03F7/0035 , G03F7/203 , G03F7/70408 , H01L21/0273
Abstract: 用于印刷衬底的系统和技术。在一个实施中，一种方法包括通过将不规则性引入重复的线和所述线之间的间隙的阵列，用基本上任意的特征排列图形化衬底。
-
公开(公告)号：CN1890606A
公开(公告)日：2007-01-03
申请号：CN200480036295.2
申请日：2004-10-06
Applicant: 英特尔公司
Inventor： 亚恩·博罗多夫斯基
IPC: G03F7/20
CPC classification number: G03F7/70408 , G03F7/7045
Abstract: 一种复合图形化技术可以包括三个光刻过程。第一光刻过程在第一光致抗蚀剂上形成交替的、连续的基本等宽的线和间隙的周期性图形。第二光刻过程使用非干涉光刻技术打断所述被图形化的线的连续性，并形成预期的集成电路特征的一部分。所述第一光致抗蚀剂可以被显影。第二光致抗蚀剂在所述第一光致抗蚀剂之上形成。第三光刻过程使用非干涉光刻技术来曝光所述第二光致抗蚀剂上的图形，并形成集成电路图形的剩余预期特征。
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
