-
公开(公告)号：CN114649477A
公开(公告)日：2022-06-21
申请号：CN202111375500.X
申请日：2021-11-19
Applicant: 英特尔公司
IPC: H01L49/02
Abstract: 描述了金属绝缘体金属电容器。在示例中，金属‑绝缘体‑金属(MIM)电容器包括第一电极板和在第一电极板上的第一电容器电介质。第一电容器电介质是或包括钙钛矿高k电介质材料。第二电极板在第一电容器电介质上，并具有在第一电极板之上并与第一电极板平行的部分，并且第二电容器电介质在第二电极板上。第三电极板在第二电容器电介质上，并具有在第二电极板之上并与第二电极板平行的部分。
-
公开(公告)号：CN107430886B
公开(公告)日：2021-11-19
申请号：CN201680012419.6
申请日：2016-02-16
Applicant: 英特尔公司
IPC: G11C11/413 , G11C11/416 , G11C11/419 , G11C14/00 , G11C11/411 , G11C11/412 , G11C13/00
Abstract: 描述了一种装置，其包括：具有集成在SRAM单元内的至少两个非易失性(NV)电阻式存储器元件的静态随机存取存储器(SRAM)单元；以及将存储在SRAM单元中的数据自存储到至少两个NV电阻式存储器元件的第一逻辑。提供了一种方法，其包括：当施加到SRAM单元的电压降低到阈值电压时执行自存储操作以将SRAM单元的电压状态存储到至少两个非NV电阻式存储器元件，其中至少两个NV电阻式存储器元件与SRAM单元集成在一起；以及当施加到SRAM单元的电压增加到阈值电压时通过将数据从至少两个NV电阻式存储器元件复制到SRAM单元的存储节点来执行自恢复操作。
-
公开(公告)号：CN107004760B
公开(公告)日：2020-11-03
申请号：CN201480083526.9
申请日：2014-12-18
Applicant: 英特尔公司
Abstract: 描述了一种方法，包括：在衬底或模板上形成磁体，所述磁体具有界面；在所述磁体的界面上形成非磁体导电材料的第一层，使得原位形成所述磁体和非磁体导电材料的层。描述了一种装置，包括：形成在衬底或模板上的磁体，所述磁体在结晶、电磁或热力条件下形成，所述磁体具有界面；以及形成在磁体的界面上的非磁体导电材料的第一层，使得原位形成所述磁体和所述非磁体导电材料的层。
-
公开(公告)号：CN107112413B
公开(公告)日：2020-07-07
申请号：CN201480083692.9
申请日：2014-12-26
Applicant: 英特尔公司
IPC: H01L43/02
Abstract: 一种装置包括：自旋到充电转变节点；以及充电到自旋转变节点，其中自旋到充电转变节点的输入在充电到自旋转变节点处产生输出。一种装置包括磁体，磁体包括输入节点和输出节点，输入节点包括能够操作用于在磁体中产生磁性响应的电容器，而输出节点包括至少一种自旋到充电转变材料。一种方法包括：从第一磁体注入自旋电流；将自旋电流转变成能够操作用于产生与第二磁体的磁电交互作用的充电电流；以及响应于磁电交互作用而改变第二磁体的磁化方向。一种方法包括：从磁体的输入节点注入自旋电流；以及在磁体的输出节点处将自旋电流转变成充电电流。
-
公开(公告)号：CN110970446A
公开(公告)日：2020-04-07
申请号：CN201910800177.2
申请日：2019-08-28
Applicant: 英特尔公司
IPC: H01L27/1159 , H01L27/11592 , H01L27/11597
Abstract: 实施例包括三维(3D)存储器，其包括NOR逻辑门，其中，NOR逻辑门包括基于铁电的晶体管。本文解决了其他实施例。
-
Patent Agency Ranking
公开(公告)号：CN110556377A
公开(公告)日：2019-12-10
申请号：CN201910360831.2
申请日：2019-04-30
Applicant: 英特尔公司
IPC: H01L27/108 , G11C11/22
Abstract: 本文描述了反铁电(AFE)存储器单元以及对应的方法和装置。例如，在一些实施例中，本文公开的AFE存储器单元包括采用位于两个电容器电极之间的AFE材料的电容器。向这种电容器的一个电极施加电压允许提升另一电极处的电荷，其中，两个电极之间的AFE材料的非线性行为可以有利地彰显其本身，因为假设向第一电极施加给定电压，那么对于提升之前的所述电容器的第二电极上的电荷的不同值而言，在第二电极处的电荷提升的倍数可以是显著不同的。将第二电容器电极连接至存储器单元的存储节点可以允许提升存储节点上的电荷，使得所述存储器单元的不同逻辑状态变得更加清晰可辨，从而实现提高的保持时间。
-
公开(公告)号：CN106030840B
公开(公告)日：2019-03-01
申请号：CN201480076331.1
申请日：2014-03-25
Applicant: 英特尔公司
Abstract: 描述了一种设备，其包括：第一、第二和第三自由磁层；耦合至第一和第三自由磁层的由第一材料构成的第一金属层；以及由不同于第一材料的第二材料构成的第二金属层，所述第二金属层耦合至第二和第三自由磁层。描述了一种STT多数决定门器件，其包括：被配置成环形的自由磁层；以及耦合至所述自由磁层的第一、第二、第三和第四自由磁层。
-
公开(公告)号：CN109219849A
公开(公告)日：2019-01-15
申请号：CN201680086224.6
申请日：2016-06-28
Applicant: 英特尔公司
CPC classification number: G11C11/1675 , G11C11/161 , G11C11/1673 , H01L27/222 , H01L43/02 , H01L43/08
Abstract: 描述了一种磁性随机存取存储器(MRAM)位单元的三维(3D)阵列，其中，所述阵列包括由下述部分构成的网格：沿第一轴延伸的第一互连；沿第二轴延伸的第二互连；以及沿第三轴延伸的第三互连，其中，所述第一轴、所述第二轴和所述第三轴相互正交；并且其中，所述MRAM位单元的位单元包括：包括耦合至所述第一互连的第一电极的磁性结器件；与第二电极相邻的压电(PZe)层，其中，所述第二电极耦合至所述第二互连；以及与所述PZe层和所述磁性结相邻的第一层，其中，所述第一层耦合至第三互连。
-
公开(公告)号：CN105493292A
公开(公告)日：2016-04-13
申请号：CN201380079248.5
申请日：2013-09-30
Applicant: 英特尔公司
Abstract: 实施例包括被实施为自旋逻辑器件的C元件逻辑门，所述C元件逻辑门通过利用自旋电子技术实施C元件来提供异步逻辑的紧凑且低功率的实施方式。实施例包括：包括第一接触部和第一固定磁层的第一纳米柱；包括第二接触部和第二固定磁层的第二纳米柱；以及包括第三接触部、隧道势垒和第三固定磁层的第三纳米柱；其中，(a)所述第一纳米柱、所述第二纳米柱和所述第三纳米柱都形成在自由层之上，(b)所述第三固定磁层、所述隧道势垒和所述自由磁层形成磁隧道结(MTJ)。本文描述了其它实施例。
-
公开(公告)号：CN105247682A
公开(公告)日：2016-01-13
申请号：CN201380076886.1
申请日：2013-06-27
Applicant: 英特尔公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/785 , H01L29/0847 , H01L29/20 , H01L29/205 , H01L29/66977 , H01L29/7391
Abstract: 本发明描述了具有未掺杂的漏极未覆盖环绕区的隧穿场效应晶体管(TFET)。例如，隧穿场效应晶体管(TFET)包括形成在衬底上方的同质结有源区。所述同质结有源区域包括掺杂的源极区、未掺杂的沟道区、环绕区、以及掺杂的漏极区。在所述源极区与所述环绕区之间的所述未掺杂的沟道区上形成栅极电极和栅极电介质层。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.033 seconds)
