公开(公告)号：CN117238348A

公开(公告)日：2023-12-15

申请号：CN202311222877.0

申请日：2017-08-29

Applicant: 英特尔公司

Inventor： A·S·拉玛林嘉姆 ,  J·B·卡恩 ,  P·卡拉瓦德

IPC: G11C16/34 ,  G11C16/14 ,  G11C16/08 ,  G06F12/02 ,  G11C29/00 ,  G06F3/06 ,  G11C16/16 ,  G11C29/44 ,  G11C16/04 ,  G11C29/04

Abstract: 系统、装置和方法可以提供响应于擦除命令而启动非易失性存储器的块的擦除，其中该块包括多个子块。另外，可以在单独子块的基础上跟踪关于所述多个子块的第一子集的擦除的失败，其中，所述擦除关于所述多个子块的第二子集是成功的。在一个示例中，允许使用多个子块的第二子集，而防止使用多个子块的第一子集。

公开(公告)号：CN109643575B

公开(公告)日：2023-10-03

申请号：CN201780053217.0

申请日：2017-08-29

Applicant: 英特尔公司

Inventor： A·S·拉玛林嘉姆 ,  J·B·卡恩 ,  P·卡拉瓦德

IPC: G11C16/14 ,  G11C16/08 ,  G06F12/02

Abstract: 系统、装置和方法可以提供响应于擦除命令而启动非易失性存储器的块的擦除，其中该块包括多个子块。另外，可以在单独子块的基础上跟踪关于所述多个子块的第一子集的擦除的失败，其中，所述擦除关于所述多个子块的第二子集是成功的。在一个示例中，允许使用多个子块的第二子集，而防止使用多个子块的第一子集。

公开(公告)号：CN112992207A

公开(公告)日：2021-06-18

申请号：CN202011012806.4

申请日：2020-09-23

Applicant: 英特尔公司

Inventor： 李鹏 ,  J·B·卡恩 ,  S·N·特丽卡

IPC: G11C7/10

Abstract: 本文的示例涉及一种存储系统，该存储系统分别处理相对于来自存储设备的可取回分段是对齐的和未对齐的写入操作的部分。针对未对齐的部分，缓冲器可以用于存储未对齐的可取回分段，并且利用提供有写入操作的内容来更新这些段。与写入请求相关联的内容的对齐的部分可以被直接地写入到存储介质或覆写缓冲器中出现的对应的可取回分段。表或阵列可以跟踪与缓冲器中或存储装置中的内容相对应的逻辑块地址。缓冲器中的内容可以被保存在缓冲器中，而不会被备份或持久化到存储装置，直到发生诸如断电或缓冲器中的空间不足之类的触发事件。

公开(公告)号：CN112068767A

公开(公告)日：2020-12-11

申请号：CN202010197397.3

申请日：2020-03-19

Applicant: 英特尔公司

Inventor： J·B·卡恩 ,  R·库尔森

IPC: G06F3/06

Abstract: 用于在不改变介质层的情况下向存储器设备添加计算能力的技术包括用于制造存储器设备的过程。该过程包括获得存储器介质，该存储器介质能够通过预定义位置处的一组通信路径与多种不同类型的介质访问电路进行通信。该过程还包括获得介质访问电路，该介质访问电路能够通过预定义位置处的通信路径与存储器介质进行通信，并将所获得的存储器介质连接至所获得的介质访问电路，以实现通过预定义位置处的通信路径的通信。

公开(公告)号：CN111858131A

公开(公告)日：2020-10-30

申请号：CN202010220558.6

申请日：2020-03-25

Applicant: 英特尔公司

Inventor： J·B·卡恩 ,  R·库尔森 ,  S·斯里尼瓦桑

IPC: G06F11/10

Abstract: 用于提供针对交叉点存储器中的行方向和列方向的纠错的技术包括存储器，该存储器包括耦合到具有交叉点架构的存储器介质的介质访问电路。介质访问电路被配置为从存储器介质读取数据列。另外，介质访问电路被配置为从存储器介质读取附加到该数据列的列纠错码(ECC)校验数据，并利用列ECC校验数据对数据列执行纠错以产生经纠错的数据。

公开(公告)号：CN113434330A

公开(公告)日：2021-09-24

申请号：CN202011515997.6

申请日：2020-12-21

Applicant: 英特尔公司

Inventor： J·B·卡恩 ,  R·L·库尔逊 ,  郭绍安 ,  R·H·莫特瓦尼

IPC: G06F11/10 ,  G11C29/42

Abstract: 本发明公开了行可寻址且列可寻址的存储器中的动态数据的错误纠正。用于存储器设备的错误纠正值包括用于同一存储器阵列的行错误纠正值和列错误纠正值。该存储器设备包括在两个空间维度：行维度和列维度上可寻址的存储器阵列。存储器阵列被作为数据行而写入，并且可以在行维度上作为行读取，或者在列维度上作为列读取。数据写入触发对行错误纠正值和列错误纠正值的更新。

公开(公告)号：CN111752859A

公开(公告)日：2020-10-09

申请号：CN202010129774.X

申请日：2020-02-28

Applicant: 英特尔公司

Inventor： J·B·卡恩 ,  R·库尔森

IPC: G06F12/02 ,  G06F11/10

Abstract: 用于存储器(例如，三维交叉点存储器)中的随机关联搜索操作的技术包括计算设备。该计算设备具有包括矩阵的存储器，该矩阵存储可单独寻址的位数据并且由行和列形成。计算设备接收用于取回存储在矩阵中的位数据的子集的请求。该请求包括指示位数据的子集的搜索关键字，并且该搜索关键字在与行相同的轴上形成。该计算设备基于针对搜索关键字中的与列中的一个或多个列中的位数据匹配的位数据的搜索，在矩阵中标识一个或多个候选数据集。计算设备输出所标识的候选数据集。

公开(公告)号：CN109885253A

公开(公告)日：2019-06-14

申请号：CN201811307776.2

申请日：2018-11-05

Applicant: 英特尔公司

Inventor： S·N·特丽卡 ,  李鹏 ,  J·B·卡恩 ,  M·勒文

IPC: G06F3/06 ,  G06F11/07

Abstract: 示例包括用于实现对存储设备中的两个或更多个存储器设备的写入事务的技术。在一些示例中，写入事务包括从在计算平台上执行的应用或操作系统到与计算平台耦合的存储设备的原子写入事务。对于这些示例，存储设备包括存储控制器，其用于接收用于写入第一数据和第二数据的原子多介质写入事务请求；同时且原子地使第一数据存储在第一存储器设备中并使第二数据存储在第二存储器设备中。

公开(公告)号：CN115203455A

公开(公告)日：2022-10-18

申请号：CN202210223955.8

申请日：2022-03-09

Applicant: 英特尔公司

Inventor： S·东高恩卡尔 ,  J·B·卡恩 ,  C·肖汉 ,  D·森古普塔 ,  M·泰珀 ,  T·维尔克 ,  R·L·库尔森

IPC: G06F16/58 ,  G06F16/56 ,  G06V10/74 ,  G11C15/04

Abstract: 使用随机关联存储器(SAM)调谐相似性搜索的性能和/或准确性的技术。在第一子采样方法下，对与包括二进制比特向量的搜索键中的置位比特相关联的列进行子采样。在逐行基础上对子采样的列的匹配置位比特进行聚合以生成相似性分数，然后对其进行排名。相似的方案适用于在搜索键中具有置位比特的所有列，并且比较排名靠前的行的结果，以评估在吞吐量提升与准确性损失之间的权衡。第二种方法称为连续列读取，并且采用迭代方法，其在每个新列读取完成时连续地对行进行评分。对第N次迭代和第N‑1次迭代的相似性分数进行排名，计算排名相关性，并且确定排名相关性是否达到或超过阈值。

公开(公告)号：CN112148628A

公开(公告)日：2020-12-29

申请号：CN202010230728.9

申请日：2020-03-27

Applicant: 英特尔公司

Inventor： 李鹏 ,  J·B·卡恩 ,  S·N·特丽卡

IPC: G06F12/02 ,  G06F3/06

Abstract: 主机管理的存储设备包括卸载功能，该卸载功能使主机可以将全部或部分碎片整理操作卸载到存储设备。主机不发出读、写或复制操作和命令以将数据重定位到主机的DRAM，而是为存储设备控制器组装碎片整理操作命令描述符。该命令描述符包括碎片整理位图，可以由存储设备控制器直接访问该碎片整理位图，从而以带粒度级完全在存储设备上进行碎片整理操作，而不会占用主机CPU周期或主机存储器。通过将碎片整理卸载到存储设备上所实现的主机操作/命令的减少至少减少了千倍。