公开(公告)号：CN113257325A

公开(公告)日：2021-08-13

申请号：CN202011565560.3

申请日：2020-12-25

Applicant: 英特尔公司

Inventor： 杨翔 ,  P·卡拉瓦德 ,  A·哈基菲罗兹 ,  S·R·拉杰瓦德 ,  S·乌帕德亚

IPC: G11C16/34

Abstract: 在根据本说明书的编程状态验证的一个方面中，通过在预充电子间隔期间将非零偏移或增量值ΔV施加到非目标存储单元的位线来各自升高非目标存储单元的位线上的电压电平。施加到目标存储单元位线的位线验证电压使得位线的电压从升高的ΔV值斜升。因此，从初始值(其是较高的或升高的ΔV值)开始，在预充电子间隔期间，位线电压更快地斜升到位线验证电压电平，以提高系统性能。另外，在预充电子间隔期间，施加到目标存储单元位线的位线验证电压可以处于相对较高的值，以维持编程状态验证的准确性。

公开(公告)号：CN109643575A

公开(公告)日：2019-04-16

申请号：CN201780053217.0

申请日：2017-08-29

Applicant: 英特尔公司

Inventor： A·S·拉玛林嘉姆 ,  J·B·卡恩 ,  P·卡拉瓦德

IPC: G11C16/14 ,  G11C16/08 ,  G06F12/02

CPC classification number: G06F3/0608 ,  G06F3/064 ,  G06F3/0652 ,  G06F3/0658 ,  G06F3/0659 ,  G06F3/0679 ,  G11C16/0483 ,  G11C16/16 ,  G11C16/3445

Abstract: 系统、装置和方法可以提供响应于擦除命令而启动非易失性存储器的块的擦除，其中该块包括多个子块。另外，可以在单独子块的基础上跟踪关于所述多个子块的第一子集的擦除的失败，其中，所述擦除关于所述多个子块的第二子集是成功的。在一个示例中，允许使用多个子块的第二子集，而防止使用多个子块的第一子集。

公开(公告)号：CN110023895B

公开(公告)日：2023-07-25

申请号：CN201780074139.2

申请日：2017-11-16

Applicant: 英特尔公司

Inventor： A·S·拉玛林嘉姆 ,  P·卡拉瓦德

IPC: G06F3/06 ,  G06F12/02

Abstract: 系统、设备和方法可以提供从一组多电平非易失性存储器(NVM)单元读取下页、一个或多个中间页和最末页的技术，其中与下页相关联的下读取时间或与最末页相关联的最末读取时间中的一个或多个基本类似于与一个或多个中间页相关联的中间读取时间。

公开(公告)号：CN107408069A

公开(公告)日：2017-11-28

申请号：CN201680012369.1

申请日：2016-02-10

Applicant: 英特尔公司

Inventor： R·H·莫特瓦尼 ,  P·卡拉瓦德

IPC: G06F11/10 ,  G11C16/08 ,  G11C16/26 ,  G11C29/52 ,  H03M13/11 ,  H03M13/15

CPC classification number: H03M13/1515 ,  G06F11/1012 ,  G06F11/1024 ,  G06F11/1068 ,  G11C7/1006 ,  G11C16/0483 ,  G11C29/025 ,  G11C29/42 ,  G11C29/52 ,  G11C2029/1204 ,  H03M13/1102 ,  G11C16/08 ,  G11C16/26

Abstract: 描述了一种方法，其包括从非易失性存储器的部分中执行第一读取，该第一读取提供第一码字；对所述第一码字进行解码；确定解码操作是否失败；当确定所述解码操作失败时从所述非易失性存储器的所述部分中执行第二读取，第二读取提供第二码字；并且使用错误-和-擦除解码过程对所述第二码字进行解码。

公开(公告)号：CN103180908B

公开(公告)日：2016-03-30

申请号：CN201180051326.1

申请日：2011-11-15

Applicant: 英特尔公司

Inventor： H·曹 ,  K·潘戈尔 ,  K·K·帕拉特 ,  N·R·米尔克 ,  P·卡拉瓦德 ,  I·赵

IPC: G11C16/14 ,  G11C16/06 ,  G11C16/02

CPC classification number: G11C16/3495 ,  G11C16/02 ,  G11C16/3404

Abstract: 一种用于提高闪存耐久性的方法和装置。在本发明的一个实施例中，将高电场提供给闪存模块的控制栅极。施加到闪存模块的高电场去除了闪存模块的控制栅极和有源区之间的陷获电荷。在本发明的一个实施例中，在闪存模块的擦除操作之前将高电场施加至闪存模块的控制栅极。通过将高电场施加到闪存模块的控制栅极，本发明的实施例改进闪存模块的单级或多级单元的编程/擦除循环降级。

公开(公告)号：CN101147266A

公开(公告)日：2008-03-19

申请号：CN200680009015.8

申请日：2006-03-31

Applicant: 英特尔公司

Inventor： J-F·郑 ,  P·卡拉瓦德

IPC: H01L29/788 ,  H01L29/423

CPC classification number: H01L29/66825 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/7887

Abstract: 描述了用于一种存储单元的方法和装置，该存储单元包括衬底、从衬底中垂直伸出的主体、包含垂直件和水平件的第一栅极以及包含垂直件和水平件的第二栅极。第一栅极相对主体横向放置，而第二栅极相对第一栅极横向放置。第一栅极的水平件与第二栅极的水平件重叠。

公开(公告)号：CN113450859A

公开(公告)日：2021-09-28

申请号：CN202011451466.5

申请日：2020-12-10

Applicant: 英特尔公司

Inventor： A·哈兹吉 ,  P·卡拉瓦德 ,  R·S·谢诺伊 ,  H-Y·常

IPC: G11C16/10 ,  G11C16/34

Abstract: 描述了一种方法。该方法包括在闪存存储芯片上执行以下操作：测量闪存存储芯片的温度；以及，因为闪存存储芯片的温度已经改变，所以改变闪存存储芯片的编程步长电压。

公开(公告)号：CN107408069B

公开(公告)日：2021-07-06

申请号：CN201680012369.1

申请日：2016-02-10

Applicant: 英特尔公司

Inventor： R·H·莫特瓦尼 ,  P·卡拉瓦德

IPC: G06F11/10 ,  G11C16/08 ,  G11C16/26 ,  G11C29/52 ,  H03M13/11 ,  H03M13/15

Abstract: 描述了一种方法，其包括从非易失性存储器的部分中执行第一读取，该第一读取提供第一码字；对所述第一码字进行解码；确定解码操作是否失败；当确定所述解码操作失败时从所述非易失性存储器的所述部分中执行第二读取，第二读取提供第二码字；并且使用错误‑和‑擦除解码过程对所述第二码字进行解码。

公开(公告)号：CN112466373A

公开(公告)日：2021-03-09

申请号：CN202010592727.9

申请日：2020-06-24

Applicant: 英特尔公司

Inventor： A·哈基菲罗兹 ,  P·卡拉瓦德 ,  R·H·莫特瓦尼 ,  C·W·何

IPC: G11C16/24 ,  G11C16/04 ,  G11C16/14 ,  G11C16/26 ,  G11C16/34 ,  G11C29/00

Abstract: 本文的示例涉及在施加编程或擦除电压之前确定存储器区域中的有缺陷的位线的数量。如果使用在编程或擦除验证操作期间通过的位线的阈值数量来判断编程或擦除操作是通过还是失败，则可以使用所确定的有缺陷的位线的数量调节所确定的通过还是失败的数量。在一些情况下，本文描述的示例可以避免使用额外的位线和查找表电路在有缺陷的位线处使用，并且节省硅空间和与使用额外的位线相关联的成本。在一些示例中，可以通过考虑有缺陷的位线的数量来确定编程电压信号的起始幅值。在一些示例中，可以使用开路或短接的位线的识别来结合执行软位读取校正将涉及那些开路或短接的位线的读取操作识别为弱。

公开(公告)号：CN100585878C

公开(公告)日：2010-01-27

申请号：CN200680009015.8

申请日：2006-03-31

Applicant: 英特尔公司

Inventor： J-F·郑 ,  P·卡拉瓦德

IPC: H01L29/788 ,  H01L29/423

CPC classification number: H01L29/66825 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/7887

Abstract: 描述了用于一种存储单元的方法和装置，该存储单元包括衬底、从衬底中垂直伸出的主体、包含垂直件和水平件的第一栅极以及包含垂直件和水平件的第二栅极。第一栅极相对主体横向放置，而第二栅极相对第一栅极横向放置。第一栅极的水平件与第二栅极的水平件重叠。