-
公开(公告)号：CN119379525A
公开(公告)日：2025-01-28
申请号：CN202311694501.X
申请日：2023-12-11
Applicant: 英特尔公司
Inventor： S·帕尔 , 陈佳升 , K·赫德 , J·E·帕拉奥索里奥 , C·斯潘塞 , 路奎元 , P·K·戈尔康达 , 付方文 , W·熊 , H·李 , J·瓦莱里奥 , M·斯瓦米纳坦 , N·墨菲 , 穆帅 , C·吉布森 , 程步奇
IPC: G06T1/20 , G06T1/60 , G06F15/78 , G06N3/044 , G06N3/0464 , G06N3/0499 , G06N3/08 , G06N20/00
Abstract: 本公开涉及经由整数单元的浮点转换。本文描述的是图形处理器，其包括存储器接口和与存储器接口耦合的图形处理集群。图形处理集群包括多通道并行浮点单元和多通道并行整数单元。多通道并行整数单元包括：整数管线，其包括被配置用于对多个输入数据元素执行整数计算操作的多个并行整数逻辑单元；以及格式转换管线，其包括被多个并行格式转换单元，多个并行格式转换单元被配置用于将多个输入数据元素从多个数据类型格式中的第一数据类型格式转换成多个数据类型格式中的第二数据类型格式，多个数据类型格式包括整数格式和浮点格式。
-
公开(公告)号：CN115129370A
公开(公告)日：2022-09-30
申请号：CN202210175439.2
申请日：2022-02-24
Applicant: 英特尔公司
Abstract: 公开了一种用于促进在计算架构中支持8位浮点格式操作数的装置。该装置包括：处理器，该处理器包括：解码器，用于将取出以供执行的指令解码为经解码的指令，其中，经解码的指令是矩阵指令，矩阵指令对8位浮点操作数进行操作以使处理器执行并行点积操作；控制器，用于调度经解码的指令并且根据由经解码的指令指示的8位浮点数据格式来提供用于8位浮点操作数的输入数据；以及脉动点积电路，用于使用脉动层执行经解码的指令，每个脉动层包括一组或多组互连的乘法器、移位器和加法器，每组乘法器、移位器和加法器用于生成8位浮点操作数的点积。
-
公开(公告)号：CN119856169A
公开(公告)日：2025-04-18
申请号：CN202280099948.X
申请日：2022-10-01
Applicant: 英特尔公司
IPC: G06F17/16
Abstract: 公开了用于促进对n维矩阵加载和存储指令的硬件支持的装置。装置包括：图形处理器，该图形处理器包括通用图形执行资源，该通用图形执行资源包括矩阵加速器，矩阵加速器被配置成用于对存储器中存储的多个张量执行矩阵操作；以及电路系统，该电路系统被配置成用于促进由通用图形执行资源对存储器的访问，其中，电路系统被配置成用于：接收访问多个张量中的张量的请求；以及生成沿张量的n>2的维度的n维块访问消息，该n维块访问消息用于启用由矩阵加速器对张量的访问，其中n维块访问消息包括定义张量的张量宽度、张量跨度、张量块偏移和张量块大小的应用编程接口(API)描述符。
-
公开(公告)号：CN119356735A
公开(公告)日：2025-01-24
申请号：CN202411392808.9
申请日：2022-02-24
Applicant: 英特尔公司
Abstract: 公开了一种用于促进在计算架构中支持8位浮点格式操作数的装置。该装置包括：处理器，该处理器包括：解码器，用于将取出以供执行的指令解码为经解码的指令，其中，经解码的指令是矩阵指令，矩阵指令对8位浮点操作数进行操作以使处理器执行并行点积操作；控制器，用于调度经解码的指令并且根据由经解码的指令指示的8位浮点数据格式来提供用于8位浮点操作数的输入数据；以及脉动点积电路，用于使用脉动层执行经解码的指令，每个脉动层包括一组或多组互连的乘法器、移位器和加法器，每组乘法器、移位器和加法器用于生成8位浮点操作数的点积。
-
-
-
Search Results
4
records
(took 0.018 seconds)
