-
公开(公告)号：CN102598542B
公开(公告)日：2015-04-08
申请号：CN201080035338.0
申请日：2010-07-09
Applicant: 菲尼萨公司
Inventor： 阮氏玲
CPC classification number: H04B10/07953
Abstract: 在一个示例性实施例中，光电子模块包括光接收器和后置放大器。光接收器被配置成接收光信号并产生对应于该光信号的电数据信号。后置放大器电气连接到光接收器并被配置成放大电数据信号。光电子模块还包括用于量化光信号的质量的装置，所述放大的电数据信号是根据该光信号获得的。
-
公开(公告)号：CN101563634B
公开(公告)日：2011-12-28
申请号：CN200780036876.X
申请日：2007-08-03
Applicant: 菲尼萨公司
IPC: G02B6/42
CPC classification number: H04B10/504
Abstract: 一种安装在光电子封装中的有源线性放大器电路，该电路包括：用于接收差分信号对的输入节点、第一双极晶体管、第二双极晶体管、电光换能器以及去耦合电路。第一双极晶体管的基极端耦合到两个输入节点，而第一双极晶体管的发射极端耦合到第二双极晶体管的基极端。第一双极晶体管的集电极端耦合到电光换能器的第一端子，电光换能器的第一端子还被配置以耦合到电压源。第二双极晶体管的集电极端耦合到电光换能器的第二端子，而第二双极晶体管的发射极端耦合到信号地，信号地不是头部地。
-
公开(公告)号：CN101563634A
公开(公告)日：2009-10-21
申请号：CN200780036876.X
申请日：2007-08-03
Applicant: 菲尼萨公司
IPC: G02B6/42
CPC classification number: H04B10/504
Abstract: 一种安装在光电子封装中的有源线性放大器电路，该电路包括：用于接收差分信号对的输入节点、第一双极晶体管、第二双极晶体管、电光换能器以及去耦合电路。第一双极晶体管的基极端耦合到两个输入节点，而第一双极晶体管的发射极端耦合到第二双极晶体管的基极端。第一双极晶体管的集电极端耦合到电光换能器的第一端子，电光换能器的第一端子还被配置以耦合到电压源。第二双极晶体管的集电极端耦合到电光换能器的第二端子，而第二双极晶体管的发射极端耦合到信号地，信号地不是头部地。
-
公开(公告)号：CN106575963B
公开(公告)日：2020-04-10
申请号：CN201580042504.2
申请日：2015-06-30
Applicant: 菲尼萨公司
Inventor： 阮氏玲
IPC: H03K19/0175 , H03K19/018 , H03K19/0185
Abstract: 电路(200)可以包括输入端子(202，203)和输出端子(204，205)，所述输入端子(202，203)被配置成接收具有第一电压摆幅的输入信号。该电路还可以包括第一晶体管(220)、第二晶体管(221)、第三晶体管(222)和控制电路(210)。控制电路可以耦接至输入端子(202，203)、第一晶体管(220)的栅极端子和第二晶体管(221)的栅极端子。控制电路可以被配置成基于输入信号(202，203)来调整被提供至栅极端子的电压，使得第一晶体管(220)响应于输入信号处于第一逻辑电平而导通，并且使得第二晶体管(221)响应于输入信号处于第二逻辑电平而导通，以在输出端子(204，205)上生成输出信号(204，205)输出。输出信号(204至205)的第二电压摆幅可以与输入信号(202至203)的第一电压摆幅不同。
-
公开(公告)号：CN107637008B
公开(公告)日：2019-05-10
申请号：CN201680028180.1
申请日：2016-03-21
Applicant: 菲尼萨公司
Inventor： 伊利亚·柳博米尔斯基 , 阮氏玲
Abstract: 一种在多信道接收器中执行时钟恢复和均衡器系数估计的方法，其可以包括在第一时钟恢复单元处恢复与第一信道相关联的第一时钟信号。该方法可以包括使用第一时钟信号来估计用于与第一信道相关联的第一均衡器的第一组系数。该方法可以包括将第一时钟信号传送至与第二信道相关联的第二时钟恢复单元。该方法还可以包括在第二时钟恢复单元处使用第一时钟信号作为参考时钟信号来恢复与第二信道相关联的第二时钟信号。该方法还可以包括将第一组系数作为初始化系数传送至与第二信道相关联的第二均衡器。该方法还可以包括使用初始化系数来估计用于第二均衡器的第二组系数。
-
Patent Agency Ranking
公开(公告)号：CN102598542A
公开(公告)日：2012-07-18
申请号：CN201080035338.0
申请日：2010-07-09
Applicant: 菲尼萨公司
Inventor： 阮氏玲
CPC classification number: H04B10/07953
Abstract: 在一个示例性实施例中，光电子模块包括光接收器和后置放大器。光接收器被配置成接收光信号并产生对应于该光信号的电数据信号。后置放大器电气连接到光接收器并被配置成放大电数据信号。光电子模块还包括用于量化光信号的质量的装置，所述放大的电数据信号是根据该光信号获得的。
-
公开(公告)号：CN108701962B
公开(公告)日：2021-04-16
申请号：CN201680082116.1
申请日：2016-12-19
Applicant: 菲尼萨公司
IPC: H01S5/10 , H01S5/187 , G02B6/12 , G02B6/122 , G02B6/124 , H01S5/00 , H01S5/0225 , H01S5/026 , H01S5/12 , H01S5/125 , H01S5/20 , G02B6/27
Abstract: 一种系统包括：表面耦合边缘发射激光器(212)，包括芯波导、在表面耦合边缘发射激光器的与芯波导相同的层中光耦合到芯波导的扇形射出区域以及形成在扇形射出区域中的第一表面光栅(206)；以及光子集成电路(PIC)，包括光波导和形成在PIC的上层中的第二表面光栅，其中，第二表面光栅与第一表面光栅光学对准。由于扇形射出的锥形形状，降低了激光器芯片与PIC之间的光栅(206)对准要求。
-
公开(公告)号：CN108701962A
公开(公告)日：2018-10-23
申请号：CN201680082116.1
申请日：2016-12-19
Applicant: 菲尼萨公司
IPC: H01S5/10 , H01S5/187 , G02B6/12 , G02B6/122 , G02B6/124 , H01S5/00 , H01S5/022 , H01S5/026 , H01S5/12 , H01S5/125 , H01S5/20 , G02B6/27
CPC classification number: H01S5/026 , G02B6/12004 , G02B6/122 , G02B6/1228 , G02B6/124 , G02B6/2746 , G02B2006/12147 , H01S5/005 , H01S5/0064 , H01S5/02252 , H01S5/1032 , H01S5/1035 , H01S5/12 , H01S5/125 , H01S5/187 , H01S5/2027 , H01S5/22 , H01S5/3013
Abstract: 一种系统包括：表面耦合边缘发射激光器(212)，包括芯波导、在表面耦合边缘发射激光器的与芯波导相同的层中光耦合到芯波导的扇形射出区域以及形成在扇形射出区域中的第一表面光栅(206)；以及光子集成电路(PIC)，包括光波导和形成在PIC的上层中的第二表面光栅，其中，第二表面光栅与第一表面光栅光学对准。由于扇形射出的锥形形状，降低了激光器芯片与PIC之间的光栅(206)对准要求。
-
公开(公告)号：CN107637008A
公开(公告)日：2018-01-26
申请号：CN201680028180.1
申请日：2016-03-21
Applicant: 菲尼萨公司
Inventor： 伊利亚·柳博米尔斯基 , 阮氏玲
CPC classification number: H04L7/0075 , H04L7/0004 , H04L25/03 , H04L25/03006 , H04L25/03114 , H04L25/14
Abstract: 一种在多信道接收器中执行时钟恢复和均衡器系数估计的方法，其可以包括在第一时钟恢复单元处恢复与第一信道相关联的第一时钟信号。该方法可以包括使用第一时钟信号来估计用于与第一信道相关联的第一均衡器的第一组系数。该方法可以包括将第一时钟信号传送至与第二信道相关联的第二时钟恢复单元。该方法还可以包括在第二时钟恢复单元处使用第一时钟信号作为参考时钟信号来恢复与第二信道相关联的第二时钟信号。该方法还可以包括将第一组系数作为初始化系数传送至与第二信道相关联的第二均衡器。该方法还可以包括使用初始化系数来估计用于第二均衡器的第二组系数。
-
公开(公告)号：CN106575963A
公开(公告)日：2017-04-19
申请号：CN201580042504.2
申请日：2015-06-30
Applicant: 菲尼萨公司
Inventor： 阮氏玲
IPC: H03K19/0175 , H03K19/018 , H03K19/0185
Abstract: 电路(200)可以包括输入端子(202，203)和输出端子(204，205)，所述输入端子(202，203)被配置成接收具有第一电压摆幅的输入信号。该电路还可以包括第一晶体管(220)、第二晶体管(221)、第三晶体管(222)和控制电路(210)。控制电路可以耦接至输入端子(202，203)、第一晶体管(220)的栅极端子和第二晶体管(221)的栅极端子。控制电路可以被配置成基于输入信号(202，203)来调整被提供至栅极端子的电压，使得第一晶体管(220)响应于输入信号处于第一逻辑电平而导通，并且使得第二晶体管(221)响应于输入信号处于第二逻辑电平而导通，以在输出端子(204，205)上生成输出信号(204，205)输出。输出信号(204至205)的第二电压摆幅可以与输入信号(202至203)的第一电压摆幅不同。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.095 seconds)
