-
公开(公告)号：CN107196666A
公开(公告)日：2017-09-22
申请号：CN201710237697.8
申请日：2017-04-12
Applicant: 西安电子科技大学
Abstract: 本发明属于Turbo码编译码技术领域，公开了一种通用Turbo编译码器快速验证方法，包括：配置交织器；配置分量编码器；配置打孔器；配置码率匹配单元；计算状态转移矩阵；计算分支度量值；配置后向度量计算单元；配置前向度量计算单元；配置后验信息计算单元；配置解交织器。本发明使用软硬件结合的方式，可以根据实际工程中编码码长、打孔方式、编码码率和码字生成多项式的要求，利用软件程序生成的硬件配置文件对编译码器进行配置；降低了兼容式编译码器的硬件资源消耗；大大提高了Turbo编译码器的通用性。在相同的比特信噪比下，本发明的所有仿真曲线具有更小的误比特率。
-
公开(公告)号：CN107196666B
公开(公告)日：2020-04-07
申请号：CN201710237697.8
申请日：2017-04-12
Applicant: 西安电子科技大学
Abstract: 本发明属于Turbo码编译码技术领域，公开了一种通用Turbo编译码器快速验证方法，包括：配置交织器；配置分量编码器；配置打孔器；配置码率匹配单元；计算状态转移矩阵；计算分支度量值；配置后向度量计算单元；配置前向度量计算单元；配置后验信息计算单元；配置解交织器。本发明使用软硬件结合的方式，可以根据实际工程中编码码长、打孔方式、编码码率和码字生成多项式的要求，利用软件程序生成的硬件配置文件对编译码器进行配置；降低了兼容式编译码器的硬件资源消耗；大大提高了Turbo编译码器的通用性。在相同的比特信噪比下，本发明的所有仿真曲线具有更小的误比特率。
-
公开(公告)号：CN108566210B
公开(公告)日：2021-10-22
申请号：CN201810202073.7
申请日：2018-03-12
Applicant: 西安电子科技大学
Abstract: 本发明属于用数据表示中的冗余项检错或前向纠错技术领域，公开了一种兼容IEEE 802.11n标准的LDPC编码系统及方法，Z比特寄存器模块、参数控制模块、桶形移位模块、校验位p0计算模块、编码中间信息λ计算模块、校验位pi计算模块、校验位pi’计算模块、信息位mj与校验位pi缓存模块、校验位pi’缓存模块、编码输出模块。通过增加一个二输入异或加法器和一个寄存器，可以实现编码器两路并行编码，大幅度缩短LDPC编码器的编码时延，从而实现吞吐率的增加。本发明使用了并行计算的思想，增加了少量的硬件资源消耗，换取了编码器吞吐率的大幅度提升；使用的编码算法复杂度低，吞吐率高，适合于硬件实现。
-
公开(公告)号：CN108566210A
公开(公告)日：2018-09-21
申请号：CN201810202073.7
申请日：2018-03-12
Applicant: 西安电子科技大学
Abstract: 本发明属于用数据表示中的冗余项检错或前向纠错技术领域，公开了一种兼容IEEE 802.11n标准的LDPC编码系统及方法，Z比特寄存器模块、参数控制模块、桶形移位模块、校验位p0计算模块、编码中间信息λ计算模块、校验位pi计算模块、校验位pi’计算模块、信息位mj与校验位pi缓存模块、校验位pi’缓存模块、编码输出模块。通过增加一个二输入异或加法器和一个寄存器，可以实现编码器两路并行编码，大幅度缩短LDPC编码器的编码时延，从而实现吞吐率的增加。本发明使用了并行计算的思想，增加了少量的硬件资源消耗，换取了编码器吞吐率的大幅度提升；使用的编码算法复杂度低，吞吐率高，适合于硬件实现。
-
-
-
Search Results
4
records
(took 0.033 seconds)
