-
公开(公告)号：CN114827030B
公开(公告)日：2023-04-07
申请号：CN202210304604.X
申请日：2022-03-26
Applicant: 西安电子科技大学
IPC: H04L45/74 , H04L45/745 , H04L47/2441 , H04L49/111 , H04L61/5007 , H04L69/04 , H04L69/22
Abstract: 本发明属于网络通信技术领域，公开了一种基于折叠SRAM的流分类装置及表项压缩方法，对规则集进行预处理得到执行动作与压缩动作；将执行动作存储至SRAM，将压缩动作存储至寄存器向量；解析器接收输入数据流，提取数据包头部信息中关键信息字段并完成拼接操作，以关键信息向量方式输出；接收关键信息向量，对关键信息向量进行分段存储；规则匹配模块基于折叠SRAM的BV查找方式，索引地址根据压缩动作所得偏移值修正，以完成查表操作；查表所得执行动作是流分类指令码与压缩动作进行多级循环匹配，直至得到最终匹配结果输出。本发明具有适用于硬件实现、减少缓存开销以及协议无关的优点，可用于通信网络中的数据流识别与分类。
-
公开(公告)号：CN113821840B
公开(公告)日：2024-10-01
申请号：CN202110935464.1
申请日：2021-08-16
Applicant: 西安电子科技大学
IPC: G06F21/76 , G06F18/10 , G06F18/214 , G06F18/2431 , G06N3/0442 , G06N3/08
Abstract: 本发明属于电路设计领域，公开了一种基于Bagging的硬件木马检测方法、介质、计算机，从基于Verilog的门级网表文件中，提取硬件木马电路的有效特征矩阵；使用SMOTH技术对特征数据集进行预处理，从而平衡木马电路特征和普通电路特征的数量；利用LSTM神经网络模型建立基于Bagging集成方法的检测模型；使用构建好的Bagging集成木马检测模型对门级网表进行检测。本发明对门级网表的每个逻辑门和寄存器都进行特征提取和预测，可以精准确定木马电路在门级网表中的位置，便于设计人员对门级网表进行检查和修改。另外，这种特征提取方式并不需要整个网表信息，所以便于对局部网表电路进行木马检测。
-
公开(公告)号：CN116455839A
公开(公告)日：2023-07-18
申请号：CN202310389689.0
申请日：2023-04-12
Applicant: 西安电子科技大学
IPC: H04L49/103 , H04L49/109 , H04L49/15
Abstract: 本发明涉及一种基于共享交叉节点的横向拆分Crossbar交换网络系统，包括：设置在每片FPGA上的若干输入队列管理模块、普通交叉节点缓存模块、共享交叉节点缓存模块、RR列仲裁模块、高速Aurora接口模块、WRR独立列仲裁模块和若干配置接口。本发明使用共享交叉节点缓存避免了片间仲裁带来的时延导致调度效率降低的问题，理论上只要共享交叉节点缓存足够大，横向拆分的WRR独立列仲裁调度与不拆分时的调度有一样的效率，提高了整个交换系统的调度效率，进而提高链路传输效率。
-
公开(公告)号：CN114827030A
公开(公告)日：2022-07-29
申请号：CN202210304604.X
申请日：2022-03-26
Applicant: 西安电子科技大学
IPC: H04L45/74 , H04L45/745 , H04L47/2441 , H04L49/111 , H04L61/5007 , H04L69/04 , H04L69/22
Abstract: 本发明属于网络通信技术领域，公开了一种基于折叠SRAM的流分类装置及表项压缩方法，对规则集进行预处理得到执行动作与压缩动作；将执行动作存储至SRAM，将压缩动作存储至寄存器向量；解析器接收输入数据流，提取数据包头部信息中关键信息字段并完成拼接操作，以关键信息向量方式输出；接收关键信息向量，对关键信息向量进行分段存储；规则匹配模块基于折叠SRAM的BV查找方式，索引地址根据压缩动作所得偏移值修正，以完成查表操作；查表所得执行动作是流分类指令码与压缩动作进行多级循环匹配，直至得到最终匹配结果输出。本发明具有适用于硬件实现、减少缓存开销以及协议无关的优点，可用于通信网络中的数据流识别与分类。
-
公开(公告)号：CN114706528A
公开(公告)日：2022-07-05
申请号：CN202210304612.4
申请日：2022-03-26
Applicant: 西安电子科技大学
IPC: G06F3/06 , G06F12/02 , G06F12/0893
Abstract: 本发明属于数据存储技术领域，公开了一种文件管理系统、控制方法、介质、设备及终端，将文件系统与文件数据拆分到两个存储器，通过磁阻式存储器MRAM存储文件管理系统的数据存储地址映射储链表和文件信息，通过硬盘阵列存储数据，CPU直接访问主存储器中缓存的数据存储地址映射链表。本发明将文件管理系统的数据存储地址映射储链表映射在处理器的主存储器中，CPU可以直接访问主存储器中缓存的数据存储地址映射链表，缩短了CPU读取和更新数据存地址映射储链表的时间，断电不丢失，提高了数据存储的安全性。本发明通过优化文件管理系统，缩短CPU的等待时间，加速数据的存储和搬移。
-
Patent Agency Ranking
公开(公告)号：CN113626812B
公开(公告)日：2024-09-06
申请号：CN202110848193.6
申请日：2021-07-27
Applicant: 西安电子科技大学
Abstract: 本发明属于硬件安全技术领域，公开了一种基于结构特征筛选及负载扩展的机器学习木马检测方法，首先将电路的网表转化为可以量化的数学模型，并基于此模型通过数学方法进行特征提取；之后结合硬件木马触发结构特点，筛选节点得到更为平衡的数据集，再结合机器学习分类方法进行木马检测；最后根据硬件木马载荷结构特点，对木马节点进行后向拓展，从而得到完备的硬件木马电路。本发明创造性地将木马低触发概率的结构特征和机器学习使用的电路静态特征相结合，对机器学习的数据集进行初步筛选，平衡其训练用的数据集，有效提升机器学习的效率和精确度，为后续相关研究提供新思路，对于大多数硬件木马检测方法的检测效果均有提升。
-
公开(公告)号：CN114239083B
公开(公告)日：2024-06-21
申请号：CN202111446660.9
申请日：2021-11-30
Applicant: 西安电子科技大学
IPC: G06F21/71 , G06F18/24 , G06N3/0455 , G06N3/042 , G06N3/0464 , G06N3/048 , G06N3/08
Abstract: 本发明属于硬件安全技术领域，公开了一种基于图神经网络的高效状态寄存器识别方法，所述基于图神经网络的高效状态寄存器识别方法包括：对电路网表进行整合处理和映射，并将处理后网表建模为有向图结构；以寄存器节点为起点进行子图划分，提取节点特征与边特征，作为图神经网络的训练集；采用图注意力自动编码器网络GATE作为无监督模型，得到最佳训练模型；使用聚类算法对模型输出结果进行分类，并根据分类结果计算准确度。本发明创新性的将传统逆向工程的算法与图神经网络相结合，在保证了识别准确度的前提下极大的提升了效率。本发明创造性的用图神经网络获取寄存器的图结构特征，代替传统算法求解PSS的复杂过程，极大的提升了算法的速度和普适性。
-
公开(公告)号：CN113821840A
公开(公告)日：2021-12-21
申请号：CN202110935464.1
申请日：2021-08-16
Applicant: 西安电子科技大学
Abstract: 本发明属于电路设计领域，公开了一种基于Bagging的硬件木马检测方法、介质、计算机，从基于Verilog的门级网表文件中，提取硬件木马电路的有效特征矩阵；使用SMOTH技术对特征数据集进行预处理，从而平衡木马电路特征和普通电路特征的数量；利用LSTM神经网络模型建立基于Bagging集成方法的检测模型；使用构建好的Bagging集成木马检测模型对门级网表进行检测。本发明对门级网表的每个逻辑门和寄存器都进行特征提取和预测，可以精准确定木马电路在门级网表中的位置，便于设计人员对门级网表进行检查和修改。另外，这种特征提取方式并不需要整个网表信息，所以便于对局部网表电路进行木马检测。
-
公开(公告)号：CN116389390A
公开(公告)日：2023-07-04
申请号：CN202310308728.X
申请日：2023-03-27
Applicant: 西安电子科技大学
Abstract: 本发明提供了一种高速大容量聚合式交叉节点输出联合排队的交换系统，由输入处理模块、大容量交换处理单元Crossbar和输出队列管理组成。输入处理模块采用流水线结构，可以保证每个时钟都可以传输数据，可以聚合更多的端口，减少大容量交换处理单元Crossbar缓存占用和输出队列数。大容量交换处理单元中的交叉节点采用Fifo形式，可以提高缓存利用率；交叉节点仲裁时设置数量阈值，可以在减少缓存的同时为高优先级提供更好的Qos，此外本发明用缓存隔离大容量交换处理单元和输出队列管理，可以使大容量交换处理单元和输出队列管理，处理效率更高，采用输出队列管理，可以大大减少队列数。
-
公开(公告)号：CN114239083A
公开(公告)日：2022-03-25
申请号：CN202111446660.9
申请日：2021-11-30
Applicant: 西安电子科技大学
Abstract: 本发明属于硬件安全技术领域，公开了一种基于图神经网络的高效状态寄存器识别方法，所述基于图神经网络的高效状态寄存器识别方法包括：对电路网表进行整合处理和映射，并将处理后网表建模为有向图结构；以寄存器节点为起点进行子图划分，提取节点特征与边特征，作为图神经网络的训练集；采用图注意力自动编码器网络GATE作为无监督模型，得到最佳训练模型；使用聚类算法对模型输出结果进行分类，并根据分类结果计算准确度。本发明创新性的将传统逆向工程的算法与图神经网络相结合，在保证了识别准确度的前提下极大的提升了效率。本发明创造性的用图神经网络获取寄存器的图结构特征，代替传统算法求解PSS的复杂过程，极大的提升了算法的速度和普适性。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.03 seconds)
