数据写入方法、装置、控制器、AXI主机、AHB从机及SOC

    公开(公告)号:CN119537271A

    公开(公告)日:2025-02-28

    申请号:CN202311114681.X

    申请日:2023-08-30

    Abstract: 本发明实施例公开了一种数据写入方法,包括:接收来自AXI主机的写指令,当写指令对应的写地址范围跨越预设边界时,将写指令拆分成N条写子指令,预设边界为以预设数量字节为基数的正整数倍的字节的地址,N为写地址范围跨越预设边界的个数加1,对N条写子指令进行AHB协议转换,得到N条写操作信息,将N条写操作信息发送至AHB从机,以向AXI主机返回写入结果。本发明实施例还同时提供了一种数据写入装置、控制器、AXI主机、AHB从机、SOC及计算机存储介质。

    AXI总线互联矩阵系统
    2.
    发明公开

    公开(公告)号:CN119377166A

    公开(公告)日:2025-01-28

    申请号:CN202310928740.0

    申请日:2023-07-26

    Abstract: 本发明提供了一种AXI总线互联矩阵系统,属于数字芯片设计领域,其中,该方法包括:m个主设备接口、n个从设备接口、配置模块、解码模块、仲裁模块、缓存模块。通过本发明实施例,提供了一种通道级的处理方式,地址通道和数据通道独立,通过寄存器组配置仲裁策略,可以实现AXI总线互联矩阵主从设备之间访问限制可更改性灵活软配置,达到访问可更改的目的,有效拓展芯片信息安全和功能安全的应用场景范围,提高了芯片的读写操作传输效率,进而提升芯片性能。

    基于UART实现多路CAN数据收发的系统、方法、设备及存储介质

    公开(公告)号:CN115460036B

    公开(公告)日:2023-07-25

    申请号:CN202211048177.X

    申请日:2022-08-30

    Abstract: 本发明公开一种基于一个UART实现多路CAN数据收发的系统,CPU通过一个URAT连接CAUTC001模块控制多路CAN接口,通过UART参数配置,实现多路CAN接口数据收发全双工模式,CPU通过UART接口发送初始化命令、系统配置命令、数据发送命令,当任意CAN接口接收到数据,对数据根据配置命令进行固定格式的封装后,填入数据缓存中,CAUTC001模块对接收数据进行校验并按照系统配置命令封装格式中指定的通道号,从数据净荷中提取封装数据中规定长度的数据,在指定通道号的CAN接口通道发送数据。本发明适用于通过UART接口控制多路CAN接口的汽车和工程控制领域。

    数据帧的存储方法、装置、车辆及存储介质

    公开(公告)号:CN116633488A

    公开(公告)日:2023-08-22

    申请号:CN202310580856.X

    申请日:2023-05-22

    Abstract: 本申请涉及一种数据帧的存储方法、装置、车辆及存储介质,涉及通信技术领域。该方法应用于媒体访问控制MAC控制器,该方法包括:获取第一数据帧,并存储第一数据帧。确定第一数据帧的帧长度和第一数据帧的起始地址。通过循环冗余校验对第一数据帧进行校验。若第一数据帧未通过循环冗余校验,和/或,第一数据帧的帧长度未满足预设条件,则确定第一数据帧未通过校验,预设条件包括:帧长度在预设范围阈值内,和/或,帧长度为整数个字节。第一数据帧未通过校验的情况下,获取第二数据帧。基于第一数据帧的起始地址,存储第二数据帧。由此,使第二数据帧覆盖第一数据帧,减少错误数据帧的存储,避免造成存储资源的浪费。

    数据读取方法、装置、控制器、AXI主机、AHB从机及SOC

    公开(公告)号:CN119536621A

    公开(公告)日:2025-02-28

    申请号:CN202311120948.6

    申请日:2023-08-30

    Inventor: 李岭

    Abstract: 本发明公开了一种数据读取方法,包括:接收来自AXI主机的读指令,当读指令对应的读地址范围跨越预设边界时,将读指令拆分成N条读子指令,预设边界为以预设数量字节为基数的正整数倍的字节的地址,N为读地址范围跨越预设边界的个数加1,对N条读子指令进行AHB协议转换,得到N条读操作信息,将N条读操作信息发送至AHB从机,以向AXI主机返回读取结果。本发明实施例还同时提供了一种数据读取装置、控制器、AXI主机、AHB从机、SOC及计算机存储介质。

    基于AXI总线互联矩阵的写方法及装置

    公开(公告)号:CN119377165A

    公开(公告)日:2025-01-28

    申请号:CN202310928657.3

    申请日:2023-07-26

    Inventor: 李岭

    Abstract: 本发明提供了一种基于AXI总线互联矩阵的写方法及装置,其中,该方法包括:响应主设备向从设备发起的写操作请求,控制主设备接口写地址通道向从设备接口写地址通道发起连通请求;对主设备接口申请访问的从设备接口进行解码;若解码成功,对从设备接口的写地址通道进行仲裁;若写地址通道仲裁通过,控制主设备接口的写数据通道向从设备接口的写数据通道发起连通请求,对从设备接口的写数据通道进行仲裁,并获取从设备的写地址信息;若写数据通道仲裁通过,连接主设备接口的写数据通道与从设备接口的写数据通道,根据写地址信息控制从设备向主设备发起写数据传输。通过本发明实施例,提高了写操作传输效率,解除了总线传输性能的限制。

    基于AXI总线互联矩阵的读方法及装置

    公开(公告)号:CN119377164A

    公开(公告)日:2025-01-28

    申请号:CN202310928646.5

    申请日:2023-07-26

    Inventor: 李岭

    Abstract: 本发明提供了一种基于AXI总线互联矩阵的读方法及装置,其中,该方法包括:响应主设备向从设备发起的读操作请求,控制主设备接口读地址通道向从设备接口读地址通道发起连通请求;对主设备接口申请访问的从设备接口进行解码;若解码成功,对从设备接口的读地址通道进行仲裁;若读地址通道仲裁通过,控制主设备接口的读数据通道向从设备接口的读数据通道发起连通请求,对从设备接口的读数据通道进行仲裁,并获取从设备的地址信息;若读数据通道仲裁通过,连接主设备接口的读数据通道与从设备接口的读数据通道,根据地址信息控制从设备向主设备发起读数据传输。通过本发明实施例,提高了读操作传输效率,解除了总线传输性能的限制。

    一种芯片时钟系统及其运行方法
    8.
    发明公开

    公开(公告)号:CN115756085A

    公开(公告)日:2023-03-07

    申请号:CN202211511221.6

    申请日:2022-11-29

    Abstract: 本发明公开了一种芯片时钟系统及其运行方法,其提供了一种更全面的时钟安全系统,可实时识别HSE时钟、LSE时钟、HSI时钟、LSI时钟和PLL时钟是否出现故障,并在某个时钟存在故障时采用备用高速时钟通过分频方式产生相应的备用时钟进行无缝切换来代替该故障时钟;其只需要一个备用高速时钟就可以产生PLL备用时钟、HSI备用时钟和LSI备用时钟,与原有的HSECSS功能和LSECSS功能共同为芯片提供更加稳定的时钟信号,确保完成芯片功能测试和验证。

    基于UART实现多路CAN数据收发的系统、方法、设备及存储介质

    公开(公告)号:CN115460036A

    公开(公告)日:2022-12-09

    申请号:CN202211048177.X

    申请日:2022-08-30

    Abstract: 本发明公开一种基于一个UART实现多路CAN数据收发的系统,CPU通过一个URAT连接CAUTC001模块控制多路CAN接口,通过UART参数配置,实现多路CAN接口数据收发全双工模式,CPU通过UART接口发送初始化命令、系统配置命令、数据发送命令,当任意CAN接口接收到数据,对数据根据配置命令进行固定格式的封装后,填入数据缓存中,CAUTC001模块对接收数据进行校验并按照系统配置命令封装格式中指定的通道号,从数据净荷中提取封装数据中规定长度的数据,在指定通道号的CAN接口通道发送数据。本发明适用于通过UART接口控制多路CAN接口的汽车和工程控制领域。

    AHB总线矩阵仲裁装置、系统、方法及存储介质

    公开(公告)号:CN115454909A

    公开(公告)日:2022-12-09

    申请号:CN202211112612.0

    申请日:2022-09-14

    Abstract: 本发明公开了一种AHB总线矩阵仲裁装置、系统、方法及存储介质,包括:初始权重确认模块,用于在装置复位或上电后的初始状态时,以主设备的序号来确定与AHB总线相连接的各主设备的优先级;权重因子计量模块,用于监测与AHB总线相连接的每个主设备使用总线的频次,在监测到主设备每使用1次AHB总线,将对应的主设备的权重因子自动加1;仲裁权重确定模块,用于在每次总线使用结束时,利用各主设备的权重因子确定每个主设备的实际仲裁权重;优先级划分模块,基于所述仲裁权重确定模块确定的仲裁权重来划分下一次总线使用权优先级顺序。本发明能够提高AHB总线矩阵的利用率,同时提高了AHB总线的传输效率,提升了芯片性能。

Patent Agency Ranking