电子封装及其制造方法
    1.
    发明公开

    公开(公告)号:CN117650139A

    公开(公告)日:2024-03-05

    申请号:CN202210954826.6

    申请日:2022-08-10

    Abstract: 一种电子封装,所述电子封装包括:基底,所述基底包括第一区域和第二区域,所述第二区域在所述基底的长度方向上与所述第一区域相邻;第一电子元件,所述第一电子元件安装在所述基底的所述第一区域中;第二电子元件,所述第二电子元件安装在所述基底的所述第二区域中,其中所述第二电子元件在所述基底的宽度方向上不占据整个基底;密封层,所述密封层形成在所述基底上,其中至少所述第二元件从所述密封层暴露,并且其中所述密封层从所述第一区域延伸至所述第二区域以在所述第一区域和所述第二区域加强所述基底。

    半导体封装件及其制造方法
    2.
    发明公开

    公开(公告)号:CN119812169A

    公开(公告)日:2025-04-11

    申请号:CN202311311106.9

    申请日:2023-10-11

    Abstract: 本申请提供一种半导体封装件及其制造方法。所述方法包含:提供封装衬底,其具有第一表面和与所述第一表面相对的第二表面;将多个导电块安装到所述封装衬底的第一表面上;在所述多个导电块中的每一者上形成至少一个导电凸块;在所述封装衬底的第一表面上形成第一密封剂,以密封所述多个导电块、和所述多个导电块中的每一者上的所述导电凸块;以及研磨所述第一密封剂以移除所述第一密封剂的上部部分、和所述多个导电块中的每一者上的所述导电凸块的上部部分,使得所述多个导电块中的每一者上的所述导电凸块的暴露表面相对于所述封装衬底的第一表面处于相同高度。

    使用光烧结在两步过程中形成EMI屏蔽材料的半导体器件和方法

    公开(公告)号:CN119314877A

    公开(公告)日:2025-01-14

    申请号:CN202410736493.9

    申请日:2024-06-07

    Abstract: 一种半导体器件具有衬底和沉积在衬底上的密封剂。电连接器设置在密封剂外部的衬底上。可以在衬底上形成天线。第一屏蔽材料设置在密封剂的一部分上,而没有用第一屏蔽材料覆盖电连接器。使用直接喷射打印机将第一屏蔽材料设置在密封剂的所述部分和衬底的所述部分上。将发射紫外光或强脉冲光的光源指向第一屏蔽材料以引发烧结。将盖设置在电连接器上。第二屏蔽材料设置在密封剂上以防止第二屏蔽材料到达电连接器。第二屏蔽材料与第一屏蔽材料重叠,并覆盖密封剂的侧表面和衬底的侧表面。

    电子封装组件和形成电子封装组件的方法

    公开(公告)号:CN119920754A

    公开(公告)日:2025-05-02

    申请号:CN202311425467.6

    申请日:2023-10-30

    Abstract: 本申请提供了一种用于形成电子封装组件的方法,包括:提供基底封装基板,其包括具有第一组导电图案的第一封装基板、具有第二组导电图案的第二封装基板以及第一封装基板与第二封装基板之间的互连部分;将柔性电缆连接件附接到基底封装基板的前表面上,并且柔性电缆连接件跨越互连部分以将第一组导电图案与第二组导电图案电连接;将具有第一空腔和第二空腔的模具附接在基底封装基板的前表面上以使第一空腔与第一封装基板对准且使第二空腔与第二封装基板对准;将模制材料注入到第一空腔和第二空腔中,在第一空腔内形成第一模盖且在第二空腔内形成第二模盖,其中,第一模盖通过基底封装基板的互连部分与第二模盖隔离;从基底封装基板上移除互连部分。

    形成具有阻挡层的嵌入式迹线衬底以抑制电迁移的半导体器件和方法

    公开(公告)号:CN119786496A

    公开(公告)日:2025-04-08

    申请号:CN202411270008.X

    申请日:2024-09-11

    Abstract: 一种半导体器件具有互连衬底,所述互连衬底具有:第一导电层和形成在第一导电层的第一部分上的第一阻挡层,以及形成在第一导电层的第二部分上的第二阻挡层。第一阻挡层和第二阻挡层基本上围绕或包围第一导电层。第一阻挡层是导电材料,并且第二阻挡层包括非导电材料。互连结构还具有耦合到第一导电层的第二导电层,其中绝缘层形成在第一导电层和第二导电层之间。第三阻挡层形成在第二导电层的第一部分上,并且第四阻挡层形成在第二导电层的第二部分上。电部件设置在互连衬底上。

    半导体器件以及使用绝缘层形成细间距互连的方法

    公开(公告)号:CN119673906A

    公开(公告)日:2025-03-21

    申请号:CN202410875225.5

    申请日:2024-07-02

    Abstract: 半导体器件以及使用绝缘层形成细间距互连的方法。一种半导体器件具有互连基板和在互连基板的第一表面上形成的多个导电焊盘。导电焊盘具有细间距。绝缘层是在导电焊盘上形成的。绝缘层是在导电焊盘的侧表面和顶表面上形成的。电气组件被设置在互连基板的第一表面上。电气组件具有互连结构,所述互连结构通过绝缘层电气连接到导电焊盘,同时在互连结构的侧表面上留下绝缘层的一部分。互连结构通过TCB在力和压力下突破绝缘层,以在互连结构的侧表面上留下绝缘层的部分,从而避免导电焊盘之间的电气短路。

    半导体封装及其形成方法
    7.
    发明公开

    公开(公告)号:CN119170607A

    公开(公告)日:2024-12-20

    申请号:CN202310726967.7

    申请日:2023-06-19

    Abstract: 本申请公开了一种半导体封装。所述半导体封装包括:金属垫片;封装衬底,其附接到所述金属垫片的前侧上,其中所述封装衬底包括穿过其的开口;一个或多个电子元件,其安装在所述封装衬底上;密封剂层,其部分地形成于所述封装衬底上以暴露所述封装衬底的区域和所述封装衬底的所述开口,其中所述密封剂层密封所述封装衬底上的所述一个或多个电子元件;第一连接器,其安装在所述封装衬底的所述暴露区域中;第二连接器,其安装在所述密封剂层中和所述封装衬底上;以及磁体,其安装在所述封装衬底的所述开口中且从所述金属垫片延伸穿过所述封装衬底和所述密封剂层。

    具有改进的翘曲控制的承载半导体封装条的载体组件

    公开(公告)号:CN118723287A

    公开(公告)日:2024-10-01

    申请号:CN202310313203.5

    申请日:2023-03-28

    Abstract: 本公开提供一种用于承载半导体封装条的载体组件,其包括:载体主体,其包括壳体,所述壳体包括具有用于分别承载所述壳体内部的所述半导体封装条的支撑槽的侧壁,且所述壳体界定所述侧壁之间的前开口和后开口以允许所述半导体封装条的放置和移位;和一对夹持装置,其用于抵靠所述支撑槽分别将夹持力施加到所述半导体封装条,且所述一对夹持装置中的每一者包括:锁定板;条接触延伸部,其从所述锁定板延伸且可插入穿过所述壳体的所述前开口和所述后开口中的一者;和锁定部件,其用于在锁定位置与解锁位置之间移动所述条接触延伸部,其中在所述锁定位置中,半导体封装条由所述相应条接触延伸部抵靠所述支撑槽按压。

    半导体器件及其制造方法
    9.
    发明公开

    公开(公告)号:CN117832199A

    公开(公告)日:2024-04-05

    申请号:CN202211184714.3

    申请日:2022-09-27

    Abstract: 本申请提供了一种半导体器件,该半导体器件包括:基板,所述基板包括导电图案和导电图案上的导电条;基板上的至少一个电子元件;密封层,所述密封层形成在基板上并覆盖所述至少一个电子元件,至少部分地在基板上方延伸的屏蔽层,基板包括在导电条的至少一部分上方的开口,该部分暴露于密封层和基板,屏蔽层在开口内延伸且在开口内与导电条电连接,其中开口邻近密封层或通过密封层中的孔口延伸。

    电子封装及其形成方法
    10.
    发明公开

    公开(公告)号:CN117790321A

    公开(公告)日:2024-03-29

    申请号:CN202211152895.1

    申请日:2022-09-21

    Abstract: 本申请提供一种用于形成电子封装的方法,该方法包括:提供基板,其中该基板包括第一组导电焊盘,第一电子元件的一组端子将分别安装到该第一组导电焊盘;在该第一组导电焊盘的每一个导电焊盘上形成焊膏,其中该焊膏暴露导电焊盘表面背离该第一组导电焊盘中其他导电焊盘的一部分,但大体上不暴露该导电焊盘表面朝向该第一组导电焊盘中其他导电焊盘的另一部分;将该第一电子元件放置在该基板上,其中该第一电子元件的该一组端子中的每一个端子与该第一组导电焊盘中的一个导电焊盘对齐;以及回流该第一组导电焊盘上的该焊膏,以将该第一电子元件固定到该基板上。

Patent Agency Ranking