-
公开(公告)号：CN107193186B
公开(公告)日：2020-11-24
申请号：CN201710155257.8
申请日：2017-03-13
Applicant: JSR株式会社
Abstract: 本发明提供一种削减光刻步骤数、且可形成微细的图案的图案形成方法及感放射线性树脂组合物。本发明的图案形成方法包括：在基板上形成具有疏液性、且通过照射能量而亲液化的第1涂膜的步骤；将基板上的第1区域的绝缘层去除的步骤；以及在配置于基板上的除第1区域以外的区域的至少一部分中的第2区域中形成凹图案的步骤；且将第1区域的绝缘层去除的步骤包含照射特定波长的能量并使第1区域的第1涂膜接触特定的药液，而将第1区域的第1涂膜去除的步骤，在第2区域中形成凹图案的步骤包含照射特定波长的能量而使第2区域的绝缘层的表面亲液化的步骤。
-
公开(公告)号：CN107073516B
公开(公告)日：2020-09-15
申请号：CN201580048538.2
申请日：2015-09-08
Applicant: JSR株式会社
Abstract: 本发明涉及一种具有凹图案的构造体的制造方法、树脂组合物、导电膜的形成方法、电子电路及电子器件，所述构造体的制造方法包括下述步骤(i)及(ii)，所述构造体具有相对于下述步骤(i)中获得的涂膜的膜厚而薄5％以上且小于90％的膜厚的凹图案。(i)使用包含具有酸解离性基的聚合体及酸产生剂的树脂组合物，在构造体的非平坦面上形成涂膜的步骤；以及(ii)通过对所述涂膜的一部分的既定部分进行放射线照射而形成凹部的步骤。本发明可在具有非平坦面的构造体上容易形成所需的凹图案，通过使用具有该凹图案的构造体，可防止导电膜形成用组合物的润湿扩展或渗透，可容易形成高精细且对具有非平坦面的构造体的密合性优异的导电膜。
-
公开(公告)号：CN107193186A
公开(公告)日：2017-09-22
申请号：CN201710155257.8
申请日：2017-03-13
Applicant: JSR株式会社
Abstract: 本发明提供一种削减光刻步骤数、且可形成微细的图案的图案形成方法及感放射线性树脂组合物。本发明的图案形成方法包括：在基板上形成具有疏液性、且通过照射能量而亲液化的第1涂膜的步骤；将基板上的第1区域的绝缘层去除的步骤；以及在配置于基板上的除第1区域以外的区域的至少一部分中的第2区域中形成凹图案的步骤；且将第1区域的绝缘层去除的步骤包含照射特定波长的能量并使第1区域的第1涂膜接触特定的药液，而将第1区域的第1涂膜去除的步骤，在第2区域中形成凹图案的步骤包含照射特定波长的能量而使第2区域的绝缘层的表面亲液化的步骤。
-
公开(公告)号：CN105573053B
公开(公告)日：2020-12-29
申请号：CN201510713106.0
申请日：2015-10-28
Applicant: JSR株式会社
Abstract: 本发明提供一种用于抑制液状的膜形成材料的濡湿扩散、洇渗而形成高精细的图案的具有亲液部与疏液部的基材的制造方法及其应用，且提供一种组合物及一种感放射线性树脂组合物。具有亲液部与疏液部的基材的制造方法是通过包括以下工序的制造方法而达成：在基板上，(1)涂布组合物而形成涂膜的工序，其中组合物含有(A)具有选自含有缩醛键的基团或含有硅原子的基团中的至少一个基团的聚合物、(B)酸产生剂及与(A)不同的化合物(C)；以及(2)对涂膜的既定部分进行放射线照射的工序。导电膜形成方法是通过以下方式达成：在工序(2)后，在形成于基板(1)上的涂膜的放射线照射部中的亲液部上涂布导电膜形成用的膜形成材料，并进行加热。
-
公开(公告)号：CN105143977A
公开(公告)日：2015-12-09
申请号：CN201480023657.8
申请日：2014-04-15
Applicant: JSR株式会社
Abstract: 本发明提供一种用于抑制膜形成油墨的濡湿扩散、洇渗而形成高精细图案的具有凹图案的基材的制造方法，且提供一种用于制造所述基材的组合物，并提供一种导电膜的形成方法、电子电路及电子元件。具有凹图案的基材的制造方法包括以下步骤：在基板1上(i)涂布含有具有酸解离性基的聚合物及酸产生剂的组合物而形成涂膜2的步骤；以及(ii)对涂膜2的既定部分进行放射线照射的步骤。导电膜的形成方法中，对涂膜2的经曝光的部分中所形成的凹图案涂布导电膜形成油墨，进行加热，形成图案6。使用导电膜的形成方法来提供电子电路及电子元件。
-
Patent Agency Ranking
公开(公告)号：CN109843452A
公开(公告)日：2019-06-04
申请号：CN201780063875.8
申请日：2017-10-19
Applicant: JSR株式会社
IPC: B05D1/36 , B05D3/10 , G03F7/039 , C08F220/26
Abstract: 使用缺乏显影性的硬化性组合物或分散、含有着色剂等不溶物的硬化性组合物有效率地形成硬化膜图案。进而提供一种具备由所述硬化膜的形成方法所获得的硬化膜图案的显示元件或传感器。为了解决所述课题而成的发明为一种硬化膜的形成方法，其包括：在基板上形成包含疏液性表面的层与包含亲液性表面的层的步骤、在所述包含亲液性表面的层上涂布硬化性组合物的步骤、使所述涂膜硬化的步骤、及将包含疏液性表面的层去除的步骤。包含疏液性表面的层与包含亲液性表面的层的形成可通过使用包含具有酸解离性基的聚合体及感放射线性酸产生体的感放射线性组合物而达成。
-
公开(公告)号：CN104022072A
公开(公告)日：2014-09-03
申请号：CN201410064784.4
申请日：2014-02-25
Applicant: JSR株式会社
IPC: H01L21/768 , H05K1/02 , C09D11/30 , C09D11/00 , C23C18/40
CPC classification number: H01L23/481 , C09D11/52 , C23C18/40 , H01L21/486 , H01L21/76898 , H01L23/49827 , H01L28/60 , H05K1/115
Abstract: 本发明提供一种金属膜形成方法、导电性墨水、多层配线基板、半导体基板及电容器单元。本发明的课题在于提供对于包含孔的基板的与上述孔相接的表面，可利用简便的方法而容易地形成金属膜的在上述表面形成金属膜的方法。一种金属膜形成方法，其包括：在使包含孔的基板的与上述孔相接的表面、与含有金属盐及还原剂的导电性墨水接触的状态下，对上述基板进行加热的步骤。
-
公开(公告)号：CN103897494A
公开(公告)日：2014-07-02
申请号：CN201310722656.X
申请日：2013-12-24
Applicant: JSR株式会社
Abstract: 本发明提供一种能够简便地形成低电阻的铜膜的铜膜形成用组合物，提供使用所述铜膜形成用组合物的铜膜形成方法，且提供铜膜、配线基板以及触摸屏。含有(A)选自由有机酸铜、氢氧化铜以及氧化铜所组成的组群中的至少1种铜化合物、(B)卤素化合物、以及(C)还原剂，来制备用于形成铜膜的铜膜形成用组合物。使用所述铜膜形成用组合物，于基板上形成涂膜，于200℃以下进行加热，于基板上形成铜膜而制造配线基板。另外，使用铜膜形成用组合物，于设置有第1检测电极(23)及第2检测电极(24)等的透明基板(22)上形成涂膜，对所述涂膜进行加热而形成引出配线(31)，来制造触摸屏(21)。
-
公开(公告)号：CN105143977B
公开(公告)日：2020-01-07
申请号：CN201480023657.8
申请日：2014-04-15
Applicant: JSR株式会社
Abstract: 本发明涉及一种具有凹图案的基材的制造方法、组合物、导电膜的形成方法、电子电路及电子元件。本发明提供一种用于抑制膜形成油墨的濡湿扩散、洇渗而形成高精细图案的具有凹图案的基材的制造方法，一种用于制造所述基材的组合物，及一种导电膜的形成方法、电子电路及电子元件。具有凹图案的基材的制造方法包括以下步骤：(i)在基板(1)上涂布含有具有酸解离性基的聚合物及酸产生剂的组合物而形成涂膜(2)的步骤；以及(ii)对涂膜(2)的既定部分进行放射线照射的步骤。导电膜的形成方法中，对涂膜(2)的经曝光的部分中所形成的凹图案涂布导电膜形成油墨，进行加热，形成图案(6)。使用导电膜的形成方法来提供电子电路及电子元件。
-
公开(公告)号：CN103897494B
公开(公告)日：2017-10-27
申请号：CN201310722656.X
申请日：2013-12-24
Applicant: JSR株式会社
Abstract: 本发明提供一种能够简便地形成低电阻的铜膜的铜膜形成用组合物，提供使用所述铜膜形成用组合物的铜膜形成方法，且提供铜膜、配线基板以及触摸屏。含有(A)选自由有机酸铜、氢氧化铜以及氧化铜所组成的组群中的至少1种铜化合物、(B)卤素化合物、以及(C)还原剂，来制备用于形成铜膜的铜膜形成用组合物。使用所述铜膜形成用组合物，于基板上形成涂膜，于200℃以下进行加热，于基板上形成铜膜而制造配线基板。另外，使用铜膜形成用组合物，于设置有第1检测电极(23)及第2检测电极(24)等的透明基板(22)上形成涂膜，对所述涂膜进行加热而形成引出配线(31)，来制造触摸屏(21)。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.025 seconds)
