-
公开(公告)号：CN106664812B
公开(公告)日：2019-07-23
申请号：CN201580030530.3
申请日：2015-06-23
Applicant: Z格鲁公司
CPC classification number: H01L22/34 , G01R31/2853 , G06F17/5077 , H01L22/14 , H01L24/16 , H01L24/17 , H01L24/48 , H01L24/73 , H01L24/81 , H01L25/0652 , H01L25/18 , H01L25/50 , H01L2224/16145 , H01L2224/16227 , H01L2224/1703 , H01L2224/1713 , H01L2224/17177 , H01L2224/48091 , H01L2224/48227 , H01L2224/73207 , H01L2224/81136 , H01L2224/81193 , H01L2224/81908 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06593 , H01L2225/06596 , H01L2924/00014 , H01L2924/15153 , H01L2924/1531 , H01L2924/15311 , H01L2924/19041 , H01L2924/19042 , H01L2924/19104 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 根据本文中的一些实例，一种系统包含基底芯片，所述基底芯片可包含用于将裸片附接到所述基底芯片的多个附接狭槽。所述附接狭槽中的一或多者可为可编程附接狭槽。所述基底芯片可进一步包含用于互连附接到所述基底芯片的所述裸片的电路。举例来说，所述基底芯片可包含多个纵横开关，所述纵横开关中的每一者与所述多个附接狭槽中的相应者相关联。所述基底芯片可进一步包含配置块，所述配置块适于接收及发射用于在将一或多个裸片附接到所述基底芯片时确定一或多个附接狭槽的被电连接信号线的测试信号，且进一步适于接收用于将所述纵横开关的信号(包含电力及接地)通道编程的配置数据。
-
公开(公告)号：CN109031097A
公开(公告)日：2018-12-18
申请号：CN201810827085.9
申请日：2018-07-25
Applicant: 天地融电子(天津)有限公司
Inventor： 李东声
IPC: G01R31/28
CPC classification number: G01R31/2853 , G01R31/2884
Abstract: 本发明提供了一种芯片检测装置，包括：模拟电池电路、待检测电路、充电芯片和充电电流测量电路；模拟电池电路包括：供电端口、第一控制端口、第一PMOS管、第一NMOS管、第一电阻、第二电阻、第三电阻、整流二极管、模拟电池内阻和第一电容；待检测电路包括：第二控制端口、待测电阻、第二PMOS管、第二NMOS管、第四电阻、第五电阻、第六电阻和第二输出端；充电芯片连接至第二输出端与地之间，为模拟电池电路充电；充电电流测量芯片的第一检测接入端与第二检测接入端电连接至待测电路的两端；充电电流测量芯片的输出端输出电压测量值。通过输出的电压测量值可以监控充电芯片工作是否正常。
-
公开(公告)号：CN108962331A
公开(公告)日：2018-12-07
申请号：CN201710860503.X
申请日：2017-09-21
Applicant: 爱思开海力士有限公司
CPC classification number: H01L22/34 , G01R31/026 , G01R31/2853 , G01R31/2856 , G11C29/025 , G11C29/1201 , G11C29/18 , G11C29/50008 , G11C2029/0403 , G11C2029/0407 , H01L22/32 , H01L25/0657 , H01L2225/0651 , H01L2225/06586 , G11C29/56
Abstract: 公开了一种半导体器件、测试方法和包括该半导体器件的系统，其可以涉及一种用于测试半导体器件的焊盘的开路状态和短路状态的技术。
-
公开(公告)号：CN108695183A
公开(公告)日：2018-10-23
申请号：CN201711474453.8
申请日：2017-12-29
Applicant: 格芯公司
IPC: H01L21/66
CPC classification number: G01R31/2853 , G01R31/307 , H01L22/12 , H01L22/14 , H01L22/20
Abstract: 本发明涉及网络跟踪先前层级减除的装置及方法，揭示一种执行芯片中的集成电路结构的连通性测试的方法。该连通性测试执行于该芯片的第一层级。在该芯片中识别潜在缺陷位置，其表示因过孔开路或过孔短路而容易系统性失效的过孔位置。将该潜在缺陷位置转换至该芯片的第二层级的过孔位置。该第二层级位于该第一层级下方。在转换热点以后，检查该第二层级有无缺陷。检查该第一层级上的该过孔位置有无缺陷。将该第二层级的所有缺陷转换至该第一层级的该过孔位置。利用该第二层级的该转换缺陷及该第一层级的该缺陷的先前层级减除形成缺陷的网络跟踪。
-
公开(公告)号：CN104733439B
公开(公告)日：2018-04-06
申请号：CN201410795551.1
申请日：2014-12-19
Applicant: 英飞凌科技股份有限公司
IPC: H01L23/544 , H01L21/66
CPC classification number: G01R31/2642 , G01R19/0092 , G01R31/129 , G01R31/2601 , G01R31/2853 , G06F17/5068 , G06F17/5072 , G06F17/5077 , G06F2217/12 , H01L21/0273 , H01L21/2885 , H01L21/76802 , H01L21/76873 , H01L21/76877 , H01L22/14 , H01L22/30 , H01L22/32 , H01L22/34 , H01L23/49866 , H01L23/5225 , H01L23/5226 , H01L23/528 , H01L23/53228 , H01L23/5389 , H01L23/552 , H01L24/19 , H01L24/96 , H01L2224/12105
Abstract: 半导体器件的测试和器件及其设计。根据本发明的实施例，测试多个半导体器件的方法包括在布置在衬底之上的屏蔽线上施加具有峰值电压的耐受电压。衬底具有半导体器件的功能电路。固定电压被施加到布置在相邻于屏蔽线的衬底之上的第一金属线。第一金属线耦合到功能电路并被配置成在操作期间耦合到高电压节点。峰值电压比最大固定电压大。屏蔽线使第一金属线与配置成在操作期间耦合到低电压节点的相邻第二金属线分离。该方法还包括响应于耐受电压而测量穿过屏蔽线的电流，确定穿过半导体器件的屏蔽线的电流，并基于该确定来将半导体器件识别为通过测试。
-
Patent Agency Ranking
公开(公告)号：CN104425459B
公开(公告)日：2017-10-20
申请号：CN201310729562.5
申请日：2013-12-26
Applicant: 东芝存储器株式会社
IPC: H01L23/552 , G01R31/02
CPC classification number: H01L23/552 , G01R31/2853 , H01L22/14 , H01L23/3128 , H01L24/48 , H01L24/49 , H01L2224/48095 , H01L2224/48227 , H01L2224/48228 , H01L2224/49 , H01L2924/00014 , H01L2924/15192 , H01L2924/15311 , H01L2924/15787 , H01L2924/15788 , H01L2924/181 , H01L2924/19107 , H01L2924/00 , H01L2224/45099 , H01L2224/05599 , H01L2924/00012
Abstract: 本发明提供能简便地进行导通检查的半导体装置及半导体装置的检查方法。实施方式的半导体装置（1）具备：布线基板（2），其具有第一面及第二面；半导体芯片（3），其设置于第一面上；外部连接端子（6），其设置于第二面上；密封树脂层（5），其设置于第一面上以将半导体芯片密封；和导电性屏蔽层（7），其将布线基板（2）的侧面的至少一部分和密封树脂层（5）覆盖。布线基板（2）具备：第一接地布线，其与导电性屏蔽层（7）电连接；和第二接地布线，其与导电性屏蔽层电连接且与第一接地布线电分离。
-
公开(公告)号：CN107064774A
公开(公告)日：2017-08-18
申请号：CN201710249310.0
申请日：2017-04-17
Applicant: 成都卓创科微电子有限公司
IPC: G01R31/28 , G01R19/165 , H03K5/22
CPC classification number: G01R31/2853 , G01R19/16576 , H03K5/22
Abstract: 本发明公开了一种基于高速比较器阵列的多路极值比较与定位电路、芯片，属于集成电路技术领域。其中，该电路包括依次连接的多个比较单元以及逻辑单元，所述多个比较单元至少包括三个，分别为第一比较单元、第二比较单元、第三比较单元。本发明通过高速比较器阵列对多路信号进行多次筛选，能够得到多路信号中的极值，例如电压最高值和电压最低值，并能够对电压最高值和电压最低值进行过压或欠压的判断，同时对过压或欠压通道进行定位，具有响应速度快，精度高，定位可靠的优点。
-
公开(公告)号：CN107064724A
公开(公告)日：2017-08-18
申请号：CN201710108958.6
申请日：2012-08-29
Applicant: 株式会社东芝
CPC classification number: G01R31/2851 , G01D21/00 , G01R27/16 , G01R31/048 , G01R31/08 , G01R31/11 , G01R31/2853 , G06F17/40 , G06F19/00 , H04B3/46 , H04B17/00 , H04B17/309
Abstract: 提供缺陷检测装置和缺陷检测方法。一实施方式的缺陷检测装置具备：测定部，测定向被检查装置输入信号之后到接收由被检查装置的缺陷部位反射的反射信号为止的第1时间；存储部，存储表示与多个部件或多个部分分别相应的传导特性的多个模型数据；控制部，对于被检查装置内的检查对象的范围，基于各区域的传导特性，将检查对象的范围分割出第1部分、以及比第1部分远离测定部的第2部分，将第2时间代入与第2部分对应的模型数据来运算第2部分中的第1预测传导距离，该第2时间是从第1时间减去与向第1部分输入信号之后反射而接收所花费的时间相当的时间而得到的时间；以及显示部，其基于运算结果在图像数据显示缺陷部位的位置。
-
公开(公告)号：CN107045100A
公开(公告)日：2017-08-15
申请号：CN201611051247.1
申请日：2016-09-30
Applicant: 领特贝特林共有限责任两合公司
IPC: G01R31/28
CPC classification number: G01R31/318536 , G01R31/318547 , G01R31/318594 , G01R31/3187 , G01R31/2853 , G01R31/2856
Abstract: 本发明公开片上测试图案生成。提供一种芯片(110)，其包括：集成电路(230)，所述集成电路(230)包括多个逻辑元件(231)，其中所述多个逻辑元件(231)被配置为在测试模式下形成多个扫描链(232)。芯片(110)进一步包括片上信号发生器(220)，其与集成电路(230)连接并且被配置为在测试模式下向所述多个扫描链(232)提供测试图案信号(281)。
-
公开(公告)号：CN106814306A
公开(公告)日：2017-06-09
申请号：CN201611209490.1
申请日：2016-12-23
Applicant: 深圳市紫光同创电子有限公司
IPC: G01R31/28
CPC classification number: G01R31/2853
Abstract: 本发明实施例提供了一种IOL测试验证方法和装置，将FPGA中的各个待验证的IOL单元串接，并建立与各级IOL单元对应的比对链；将激励输入串接的IOL单元中的第一级IOL单元和比对链，激励沿着串接的IOL单元进行传递，其中，上一级的IOL单元的输出作为下一级的IOL单元的输入，将各级IOL单元的输出与对应的比对链的输出进行比对，根据比对结果判断IOL单元功能和/或连接关系是否正常。通过本发明的实施，通过IOL单元链与比对链之间的输出的比对，实现了对IOL功能正常与否以及各单元的引脚的连接关系正确是否的验证，保证了IOL测试的准确性。
-
-
-
-
-
-
-
-
-
Search Results
166
records
(took 0.021 seconds)
