公开(公告)号：CN106463493B

公开(公告)日：2019-08-13

申请号：CN201580023775.3

申请日：2015-05-05

Applicant: 高通股份有限公司

Inventor： H·B·蔚 ,  D·W·金 ,  J·S·李 ,  S·顾 ,  R·拉多伊契奇

IPC: H01L23/495 ,  H01L21/98 ,  H01L25/10

CPC classification number: H01L23/49827 ,  H01L21/31127 ,  H01L21/561 ,  H01L21/565 ,  H01L21/78 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/498 ,  H01L23/49866 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5385 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13118 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16235 ,  H01L2224/81411 ,  H01L2224/81424 ,  H01L2224/81439 ,  H01L2224/81444 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/81466 ,  H01L2224/81484 ,  H01L2224/81801 ,  H01L2224/81815 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/141 ,  H01L2924/143 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/157 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/20648 ,  H01L2924/3511 ,  H05K1/09 ,  H05K1/115 ,  H05K2201/09563 ,  H01L2924/014 ,  H01L2224/81

Abstract: 提供了具有增大的宽度的基板块。该基板块包括两个基板条，并且这些基板条各自包括基板以及穿过该基板的多个经填充通孔。该基板块可被用于制造封装基板，并且这些封装基板可以被纳入到PoP结构中。该封装基板包括具有多个垂直互连的载体以及耦合至该垂直互连的条。

公开(公告)号：CN107104053B

公开(公告)日：2019-08-02

申请号：CN201610693182.4

申请日：2016-08-19

Applicant: 美光科技公司

Inventor： 施信益

IPC: H01L21/56 ,  H01L21/60

CPC classification number: H01L21/561 ,  H01L21/31053 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/3114 ,  H01L24/16 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L24/97 ,  H01L2221/68327 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/16225 ,  H01L2224/2919 ,  H01L2224/73204 ,  H01L2224/81001 ,  H01L2224/81192 ,  H01L2224/81815 ,  H01L2224/92125 ,  H01L2924/00014 ,  H01L2924/15174 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/00012 ,  H01L2224/13099

Abstract: 本发明公开了一种制作晶圆级封装的方法。先提供一载板，再于载板上形成一重分布层，再于重分布层上设置半导体晶粒，将半导体晶粒模塑在一模塑料中，构成一模塑晶圆，接着进行一抛光工艺，抛光去除模塑料一中央部分，形成一凹陷区域及一外围周边环形部分，再去除载板，暴露出重分布层一底面，再于重分布层的底面上形成凸块或锡球。

公开(公告)号：CN105051891B

公开(公告)日：2019-07-05

申请号：CN201480017220.3

申请日：2014-03-25

Applicant: 美光科技公司

Inventor： 杰斯皮德·S·甘德席 ,  卢克·G·英格兰德 ,  欧文·R·费伊

IPC: H01L23/28 ,  H01L23/48

CPC classification number: H01L24/81 ,  H01L21/563 ,  H01L23/367 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49894 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/83 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/08225 ,  H01L2224/11822 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/14131 ,  H01L2224/14134 ,  H01L2224/1601 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16245 ,  H01L2224/16505 ,  H01L2224/1701 ,  H01L2224/17181 ,  H01L2224/175 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/29309 ,  H01L2224/29311 ,  H01L2224/29316 ,  H01L2224/29324 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29347 ,  H01L2224/29499 ,  H01L2224/3201 ,  H01L2224/32054 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/3301 ,  H01L2224/33505 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81011 ,  H01L2224/81024 ,  H01L2224/81125 ,  H01L2224/81201 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/81815 ,  H01L2224/81901 ,  H01L2224/81948 ,  H01L2224/83102 ,  H01L2224/83104 ,  H01L2224/83862 ,  H01L2224/83874 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06555 ,  H01L2225/06582 ,  H01L2225/06589 ,  H01L2924/07811 ,  H01L2924/1461 ,  H01L2924/3841 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/00012

Abstract: 半导体装置及装置封装包含通过多个导电结构而电耦合到衬底的至少一个半导体裸片。所述至少一个半导体裸片可以是多个存储器裸片，且所述衬底可以是逻辑裸片。安置于所述至少一个半导体裸片与所述衬底之间的底部填充材料可包含导热材料。电绝缘材料安置于所述多个导电结构与所述底部填充材料之间。例如用于形成半导体装置封装的将半导体裸片附接到衬底的方法包含使用电绝缘材料来覆盖或涂布将所述半导体裸片电耦合到所述衬底的导电结构的至少外侧表面，及在所述半导体裸片与所述衬底之间安置导热材料。

公开(公告)号：CN106847784B

公开(公告)日：2019-06-14

申请号：CN201710061288.7

申请日：2012-06-29

Applicant: 瑞萨电子株式会社

Inventor： 绀野顺平 ,  西田隆文 ,  木下顺弘 ,  长谷川和功 ,  杉山道昭

IPC: H01L23/498 ,  H01L21/683 ,  H01L21/48 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L23/49811 ,  H01L21/4853 ,  H01L21/563 ,  H01L21/6836 ,  H01L23/49816 ,  H01L23/49838 ,  H01L24/13 ,  H01L24/16 ,  H01L24/45 ,  H01L24/81 ,  H01L24/85 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/05554 ,  H01L2224/10175 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/136 ,  H01L2224/14153 ,  H01L2224/14155 ,  H01L2224/1601 ,  H01L2224/16105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81194 ,  H01L2224/81385 ,  H01L2224/814 ,  H01L2224/81444 ,  H01L2224/83102 ,  H01L2224/85 ,  H01L2224/85203 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/014 ,  H01L2224/11 ,  H01L2924/00 ,  H01L2224/48

Abstract: 本发明公开了一种半导体器件的制造方法。提供一种可提高半导体器件可靠性的技术。在倒装芯片的连接工序中，通过对预先装载在突起电极(4)的顶端面的焊锡以及预先涂布在引脚(焊接引线)(11)上的焊锡进行加热，以使其一体化并电连接。其中，所述引脚(11)包括具有第一宽度(W1)的宽截面(第一部分)(11w)和具有第二宽度(W2)的窄截面(第二部分)(11n)。通过对焊锡进行加热，可使配置在窄截面(11n)上的焊锡的厚度比配置在宽截面(11w)上的焊锡的厚度薄。接着，在倒装芯片的连接工序中，将突起电极(4)配置并接合在窄截面(11n)上。由此，可减少焊锡的渗出量。

公开(公告)号：CN104037098B

公开(公告)日：2019-05-24

申请号：CN201310226454.6

申请日：2013-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 孟宪樑 ,  林威宏 ,  梁裕民 ,  何明哲 ,  郭宏瑞 ,  刘重希 ,  李明机

IPC: H01L21/60 ,  H01L23/488 ,  H01L25/065

CPC classification number: H01L21/4857 ,  H01L21/486 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/7806 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/5383 ,  H01L23/562 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L25/18 ,  H01L2221/68345 ,  H01L2224/13101 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/13184 ,  H01L2224/16225 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/81805 ,  H01L2224/92125 ,  H01L2924/00012 ,  H01L2924/01322 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/0715 ,  H01L2924/00

Abstract: 本发明提供了一种封装结构及其形成方法。通过选择性地将两个载体衬底接合在一起以及同时处理两个载体衬底来形成诸如中介层的封装结构。处理包括在载体衬底上方形成牺牲层。在牺牲层中形成开口且在开口中形成柱状物。衬底接合到牺牲层。再分配线可形成在衬底的相对侧上，并且可形成孔以提供至柱状物的电接触件。可进行分离工艺以将载体衬底分离开。集成电路管芯可附接到再分布线的一侧，然后去除牺牲层。本发明还公开了封装结构及其形成方法。

公开(公告)号：CN109712941A

公开(公告)日：2019-05-03

申请号：CN201810153592.9

申请日：2018-02-22

Applicant: 日月光半导体制造股份有限公司

Inventor： 吕文隆

IPC: H01L23/31 ,  H01L23/48 ,  H01L23/552 ,  H01L21/56

CPC classification number: H01L23/49811 ,  H01L21/4857 ,  H01L21/563 ,  H01L21/6835 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3157 ,  H01L23/49822 ,  H01L24/16 ,  H01L24/81 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2224/16227 ,  H01L2224/81801

Abstract: 一种衬底结构包含介电层、第一电路层、第二电路层和至少一个导电柱。所述介电层具有第一表面和与所述第一表面相对的第二表面。所述第一电路层安置于邻近所述介电层的所述第一表面。所述第二电路层安置于邻近所述介电层的第二表面，且电连接到所述第一电路层。所述第二电路层包含多个垫，以及至少一个迹线安置于所述多个垫中的两个邻近垫之间。所述至少一个导电柱朝所述第二电路层渐缩，且安置于所述垫中的一者上。所述介电层的所述第二表面的一部分从第二表面层暴露。

公开(公告)号：CN109638000A

公开(公告)日：2019-04-16

申请号：CN201910085845.8

申请日：2019-01-29

Applicant: 安徽安努奇科技有限公司

Inventor： 魏胜 ,  程伟 ,  王晓东 ,  左成杰 ,  何军

IPC: H01L25/065 ,  H01L23/522 ,  H01L23/488

CPC classification number: H01L25/0657 ,  H01L23/5227 ,  H01L24/16 ,  H01L2224/16148

Abstract: 本发明公开了一种集成电感结构和集成电路。其中，集成电感结构包括：至少两个平面电感，所述至少两个平面电感依次层叠设置，且不同的所述平面电感形成于不同功能模块的金属层中；至少一个连接部件，所述至少一个连接部件设置于相邻两个所述功能模块之间，且任意相邻两个所述平面电感通过所述连接部件电连接。本发明的技术方案通过将构成电感的平面电感分别设置于不同的功能模块中，在保证电路集成度的情况下提高了电感的品质因数。

公开(公告)号：CN108962914A

公开(公告)日：2018-12-07

申请号：CN201710357379.5

申请日：2017-05-19

Applicant: 启耀光电股份有限公司

Inventor： 杨武璋

IPC: H01L27/12 ,  H01L27/15 ,  H01L21/683

CPC classification number: H01L27/124 ,  H01L21/32133 ,  H01L24/16 ,  H01L24/81 ,  H01L25/167 ,  H01L27/1218 ,  H01L27/1266 ,  H01L27/127 ,  H01L27/307 ,  H01L27/3276 ,  H01L33/62 ,  H01L51/0097 ,  H01L2224/16145 ,  H01L2224/81005 ,  H01L2227/326 ,  H01L2251/5338 ,  H01L2251/558 ,  H01L2924/12041 ,  H01L2924/13069 ,  H01L2933/0066 ,  H01L27/1214 ,  H01L21/6835 ,  H01L27/1259 ,  H01L27/156 ,  H01L2221/68386

Abstract: 本发明的题目是电子装置与其制造方法。本发明公开一种电子装置及其制造方法。电子装置的制造方法包括：形成软性基材于刚性载板上；形成至少一个薄膜元件于软性基材上；形成导电线路于软性基材上，其中导电线路与薄膜元件电性连接，导电线路的线宽介于1至10微米；形成至少一个电性连接垫于软性基材上并与导电线路电性连接，其中电性连接垫的厚度介于2至20微米；设置至少一个表面贴装元件于软性基材上，其中表面贴装元件通过电性连接垫及导电线路而与薄膜元件电性连接；以及移除刚性载板。

公开(公告)号：CN105990267B

公开(公告)日：2018-11-30

申请号：CN201510095088.4

申请日：2015-03-04

Applicant: 东芝存储器株式会社

Inventor： 筑山慧至 ,  向田秀子 ,  栗田洋一郎

IPC: H01L23/31 ,  H01L23/498 ,  H01L25/065

CPC classification number: H01L25/0657 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/481 ,  H01L23/49827 ,  H01L23/5384 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/16225 ,  H01L2924/181 ,  H05K1/00 ,  H01L2924/00012

Abstract: 本发明的半导体装置包括：第一半导体芯片，包括具第一、二表面的第一芯片主体、在第一芯片主体第一表面的第一电极、露出第一电极且覆盖第一芯片主体第一表面的第一无机保护膜、及在第一电极上的第一凸块电极；第二半导体芯片，包括具第一、二表面的第二芯片主体、在第二芯片主体第一表面的第二电极、露出第二电极且覆盖第二芯片主体第一表面的第二无机保护膜、露出第二电极且覆盖第二无机保护膜的有机保护膜、贯通第二芯片主体且与第二电极电连接的第一贯通电极、及在第二芯片主体第二表面侧且与第一贯通电极电连接的第三凸块电极；第一树脂层，在第一、二半导体芯片间且与第一无机保护膜接触；模具树脂层，覆盖第一、二半导体芯片及第一树脂层。

公开(公告)号：CN104779233B

公开(公告)日：2018-11-30

申请号：CN201410627580.7

申请日：2014-11-07

Applicant: 财团法人工业技术研究院

Inventor： 吴升财 ,  简恒杰 ,  刘汉诚 ,  赵玉麟 ,  骆韦仲

IPC: H01L23/488 ,  H01L23/522 ,  H01L21/60

CPC classification number: H01L21/76898 ,  H01L21/4882 ,  H01L21/50 ,  H01L21/563 ,  H01L23/3675 ,  H01L23/42 ,  H01L23/4275 ,  H01L23/433 ,  H01L23/49816 ,  H01L23/49827 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/18 ,  H01L2224/16235 ,  H01L2224/2929 ,  H01L2224/29387 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81005 ,  H01L2224/81192 ,  H01L2224/83005 ,  H01L2224/83191 ,  H01L2224/92125 ,  H01L2224/92225 ,  H01L2224/97 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/16153 ,  H01L2924/16251 ,  H01L2924/1659 ,  H01L2924/167 ,  H01L2924/16724 ,  H01L2924/16747 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00

Abstract: 本发明公开一种薄化集成电路装置与其制作流程。依据所公开的制作流程，在基板形成硅穿孔，硅穿孔的第一端曝露于基板的第一表面。并于基板的第一表面配置凸块，使凸块与硅穿孔电连接。并于凸块上配置集成电路芯片，集成电路芯片具有第一侧与第二侧，集成电路芯片的第一侧连接于凸块。并将热介质层配置于集成电路芯片的第二侧。通过热介质层将导热盖的下表面附着于集成电路芯片。并且，以导热盖作为载体，通过固定导热盖来固定集成电路芯片与基板，以研磨基板相对于第一表面的第二表面，使硅穿孔的第二端暴露于第二表面。