存储设备以及包括在存储设备中的控制器

    公开(公告)号:CN109471592A

    公开(公告)日:2019-03-15

    申请号:CN201811036681.1

    申请日:2018-09-06

    Abstract: 一种存储设备,包括:多个闪速存储器;第一局部控制器,连接到多个闪速存储器当中的第一组闪速存储器;第二局部控制器,连接到多个闪速存储器当中的第二组闪速存储器;以及全局控制器。全局控制器向第一局部控制器和第二局部控制器传送命令。第一局部控制器包括第一处理器,该第一处理器向全局控制器传送关于与在第一组闪速存储器上执行的操作相关联的命令的类型和数量的第一信息。第二局部控制器包括第二处理器,该第二处理器向全局控制器传送关于与在第二组闪速存储器上执行的操作相关联的命令的类型和数量的第二信息。

    快闪存储器存储装置
    7.
    发明公开

    公开(公告)号:CN108958639A

    公开(公告)日:2018-12-07

    申请号:CN201710355845.6

    申请日:2017-05-19

    Inventor: 陈宗仁

    Abstract: 本发明提供一种快闪存储器存储装置,具有多种操作模式。快闪存储器存储装置包括存储器控制电路以及存储器晶胞阵列。存储器控制电路用以控制快闪存储器存储装置操作在多种操作模式其中之一。所述操作模式包括低待机电流模式。存储器晶胞阵列耦接至存储器控制电路。存储器晶胞阵列用以存储数据。所述数据包括只读存储器数据。存储器控制电路依据第一指令控制快闪存储器存储装置进入低待机电流模式。存储器控制电路依据第二指令从低待机电流模式唤醒快闪存储器存储装置。快闪存储器存储装置操作在低待机电流模式时,只读存储器数据被保持。

    实时嵌入式系统中基于非易失性混合式内存的软件优化方法

    公开(公告)号:CN108268220A

    公开(公告)日:2018-07-10

    申请号:CN201810129990.7

    申请日:2018-02-08

    Inventor: 蒋溢 艾青 龙林波

    CPC classification number: G06F3/0616 G06F3/0625 G06F3/0631 G06F3/0679

    Abstract: 本发明公开了一种实时嵌入式系统中基于非易失性混合式内存的软件优化方法,包括以下步骤:1)根据多个程序的特征结合profiling技术,统计每个程序中各个数据可能的读写操作次数和对应的概率,并且获得每个程序中每个数据的读写期望和最大读写次数;2)根据每个时间段内程序的预测运行数据,为其分配合适的存放位置,建立整形线性规划模型和与之相对应的近似算法,编程时获得一个接近最优的结果,使非易失性混合式内存上的消耗和NVM上的最大写操作次数尽量减小,确保程序在最差读写情况下能按时完成;3)把编译好的程序,在实时嵌入式系统上执行,以获得非易失性混合内存上的软件优化。本发明更加符合实际需求,不需要依赖任何硬件,具有很好的实用性。

Patent Agency Ranking