-
公开(公告)号:CN104966698B
公开(公告)日:2018-07-17
申请号:CN201510419425.0
申请日:2015-07-16
Applicant: 深圳市华星光电技术有限公司
Inventor: 李文辉
CPC classification number: H01L27/1288 , H01L21/46 , H01L27/1225 , H01L27/127 , H01L29/24 , H01L29/45 , H01L29/4908 , H01L29/51 , H01L29/518 , H01L29/66969 , H01L29/7869
Abstract: 本发明提供一种阵列基板的制造方法,其特征在于,所述阵列基板的制造方法包括:在所述基板上形成第一金属层,通过构图工艺使第一金属层形成包括栅极的图案;在上述基板及第一金属层上形成栅极绝缘层,在所述栅极绝缘层上形成正投影于所述栅极的氧化物半导体层;在所述氧化物半导体层上设置光阻层,而位于所述氧化物半导体层上沟道区域两侧为第一氧化物半导体层及第二氧化物半导体层;对设置有光阻层的所述第一氧化物半导体层及第二氧化物半导体层进行等离子处理,移除所述光阻层;在基板上形成蚀刻阻挡层;在所述基板上形成源极及漏极,其中,所述源极与第一氧化物导体层接触,所述漏极与第二氧化物导体层接触。
-
公开(公告)号:CN102169906B
公开(公告)日:2013-11-20
申请号:CN201110037224.6
申请日:2009-07-30
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/77
CPC classification number: H01L29/66969 , H01L21/46 , H01L27/1225 , H01L29/7869
Abstract: 本发明的目的在于提供具有电特性及可靠性高的薄膜晶体管的半导体装置及量产性高地制造该半导体装置的方法。本发明的要旨在于:包括作为半导体层使用含有铟(In)、镓(Ga)及锌(Zn)的氧化物半导体膜,并且在半导体层与源电极层和漏电极层之间设置有由金属氧化物层构成的缓冲层的反交错型(底栅结构)的薄膜晶体管。通过在源电极层和漏电极层与半导体层之间意图性地设置金属氧化物层作为缓冲层来形成欧姆接触。
-
公开(公告)号:CN104885229B
公开(公告)日:2017-08-18
申请号:CN201380067811.7
申请日:2013-12-27
Applicant: 株式会社神户制钢所
IPC: H01L29/786 , C01G19/00 , H01L21/306 , H01L21/316 , H01L21/336
CPC classification number: H01L29/45 , H01L21/02164 , H01L21/0217 , H01L21/02274 , H01L21/02554 , H01L21/02565 , H01L21/02631 , H01L21/32134 , H01L21/44 , H01L21/46 , H01L21/465 , H01L29/66969 , H01L29/78636 , H01L29/7869 , H01L29/78696
Abstract: 本发明提供一种不具有蚀刻阻挡层的背沟道蚀刻型TFT,TFT的氧化物半导体层对源‑漏电极形成时所使用的酸蚀刻溶液的耐性优异,且应力耐受性优异。该TFT的特征在于,是具有氧化物半导体层由Sn及In、以及选自Ga和Zn中的至少1种和O构成的第1氧化物半导体层;以及由选自In、Zn、Sn及Ga中的1种以上的元素和O构成的第2氧化物半导体层的层叠体,按照所述栅极绝缘膜、所述第2氧化物半导体层、所述第1氧化物半导体层的顺序形成,且在薄膜晶体管的层叠方向截面中,通过[100×(源‑漏电极端正下方的第1氧化物半导体层的膜厚‑第1氧化物半导体层中央部的膜厚)/源‑漏电极端正下方的第1氧化物半导体层的膜厚]求出的值为5%以下。
-
公开(公告)号:CN104813447B
公开(公告)日:2017-06-27
申请号:CN201380044187.9
申请日:2013-08-23
Applicant: 麦克·晓晅·杨
Inventor: 麦克·晓晅·杨
IPC: H01L21/301 , H01L21/02
CPC classification number: B23K26/364 , B23K26/0736 , B23K26/359 , B23K26/38 , B23K26/40 , B23K26/402 , B23K2103/50 , B23K2103/56 , B28D5/00 , B32B37/28 , B32B38/0004 , B32B38/0008 , C30B29/06 , C30B33/06 , H01L21/46 , H01L21/463 , H01L21/67 , H01L21/78 , H01L31/04 , Y10T29/41
Abstract: 本发明涉及一项基底材料分离技术在电子元器件、光电元器件和微机电元器件,尤其是两面元器件加工中的应用。本发明提出的方法适用于多种晶硅太阳能电池制造流程。本发明还涉及通过激光照射在一薄基板侧壁将其分离的装置。此装置可以包含两个面对面放置的基板吸盘,基板从两个基板吸盘之间的空隙通过。本发明进一步指向通过激光照射从一根转动的晶棒的侧壁上分离出一个连续的薄层材料的方法和装置。在晶棒上分离出材料薄层之前可以将一层薄膜沉积在或粘黏在晶棒侧壁。
-
公开(公告)号:CN105914209A
公开(公告)日:2016-08-31
申请号:CN201610081971.2
申请日:2010-10-07
Applicant: 株式会社半导体能源研究所
Inventor: 山崎舜平
IPC: H01L27/105 , H01L27/115 , H01L27/12 , H01L21/8258 , G11C11/405 , G11C16/04
CPC classification number: H01L27/105 , G11C11/405 , G11C16/0433 , H01L21/02664 , H01L21/46 , H01L21/8258 , H01L27/0207 , H01L27/11519 , H01L27/11521 , H01L27/11524 , H01L27/11551 , H01L27/1156 , H01L27/1225 , H01L28/60 , H01L29/06 , H01L29/7833 , H01L29/7869 , H01L29/78693
Abstract: 揭示了一种能够用作存储器件的半导体器件。存储器件包括多个存储单元,并且各个存储单元包含第一晶体管和第二晶体管。第一晶体管设置在包含半导体材料的衬底上并具有在衬底中的沟道形成区。第二晶体管具有氧化物半导体层。第一晶体管的栅电极与第二晶体管的源电极和漏电极中的一个彼此电连接。第二晶体管的极低的截止电流允许存储在存储单元中的数据即使在不供电的情况下也能保持相当长的时间。
-
公开(公告)号:CN103262250A
公开(公告)日:2013-08-21
申请号:CN201180059369.4
申请日:2011-12-06
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , H01L21/312 , H01L21/336 , H01L51/50
CPC classification number: H01L27/15 , G02F1/1368 , H01L21/46 , H01L27/1225 , H01L27/3262 , H01L29/4908 , H01L29/66742 , H01L29/66969 , H01L29/78606 , H01L29/7869
Abstract: 本发明的半导体装置包括:形成在基板(60)上的薄膜晶体管(10)的栅极电极(62)和供氧层(64);形成在栅极电极(62)和供氧层(64)之上的栅极绝缘层(66);形成在栅极绝缘层(66)之上的薄膜晶体管(10)的氧化物半导体层(68);和配置在栅极绝缘层(66)和氧化物半导体层(68)之上的薄膜晶体管(10)的源极电极(70S)和漏极电极(70d)。
-
公开(公告)号:CN101640219A
公开(公告)日:2010-02-03
申请号:CN200910160554.7
申请日:2009-07-30
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L29/06 , H01L29/36 , H01L27/02 , H01L21/34 , G02F1/1368
CPC classification number: H01L29/66969 , H01L21/46 , H01L27/1225 , H01L29/7869
Abstract: 本发明的目的在于提供具有电特性及可靠性高的薄膜晶体管的半导体装置及量产性高地制造该半导体装置的方法。本发明的要旨在于:包括作为半导体层使用含有铟(In)、镓(Ga)及锌(Zn)的氧化物半导体膜,并且在半导体层与源电极层和漏电极层之间设置有由金属氧化物层构成的缓冲层的反交错型(底栅结构)的薄膜晶体管。通过在源电极层和漏电极层与半导体层之间意图性地设置金属氧化物层作为缓冲层来形成欧姆接触。
-
公开(公告)号:CN105742168B
公开(公告)日:2018-08-07
申请号:CN201410748056.5
申请日:2014-12-09
Applicant: 中华映管股份有限公司
IPC: H01L21/28 , H01L29/786 , H01L21/336
CPC classification number: H01L29/78696 , H01L21/02565 , H01L21/02664 , H01L21/46 , H01L29/41733 , H01L29/66969 , H01L29/78624 , H01L29/7869
Abstract: 本发明提供一种薄膜晶体管及其制造方法,适配置于一基板上,薄膜晶体管包括一栅极、一栅绝缘层、一第一源极/漏极、一半导体层及一第二源极/漏极;栅极配置于基板上;栅绝缘层覆盖栅极以及基板;第一源极/漏极配置于栅绝缘层上;半导体层配置于栅极上方,半导体层从栅绝缘层延伸至第一源极/漏极上,半导体层包括位于第一源极/漏极的一第一部分以及与第一部分连接的一第二部分,其中第一部分的导电率大于第二部分的导电率;第二源极/漏极覆盖并且接触第二部分。本发明还提供薄膜晶体管的制造方法。
-
公开(公告)号:CN105742168A
公开(公告)日:2016-07-06
申请号:CN201410748056.5
申请日:2014-12-09
Applicant: 中华映管股份有限公司
IPC: H01L21/28 , H01L29/786 , H01L21/336
CPC classification number: H01L29/78696 , H01L21/02565 , H01L21/02664 , H01L21/46 , H01L29/41733 , H01L29/66969 , H01L29/78624 , H01L29/7869
Abstract: 本发明提供一种薄膜晶体管及其制造方法,适配置于一基板上,薄膜晶体管包括一栅极、一栅绝缘层、一第一源极/漏极、一半导体层及一第二源极/漏极;栅极配置于基板上;栅绝缘层覆盖栅极以及基板;第一源极/漏极配置于栅绝缘层上;半导体层配置于栅极上方,半导体层从栅绝缘层延伸至第一源极/漏极上,半导体层包括位于第一源极/漏极的一第一部分以及与第一部分连接的一第二部分,其中第一部分的导电率大于第二部分的导电率;第二源极/漏极覆盖并且接触第二部分。本发明还提供薄膜晶体管的制造方法。
-
公开(公告)号:CN102593051B
公开(公告)日:2016-01-06
申请号:CN201210024529.8
申请日:2009-07-30
Applicant: 株式会社半导体能源研究所
IPC: H01L21/77 , H01L29/786
CPC classification number: H01L29/66969 , H01L21/46 , H01L27/1225 , H01L29/7869
Abstract: 本发明的目的在于提供具有电特性及可靠性高的薄膜晶体管的半导体装置及量产性高的该半导体装置的制造方法。本发明的要旨在于:包括作为半导体层使用含有铟(In)、镓(Ga)及锌(Zn)的氧化物半导体膜,并且在半导体层与源电极层和漏电极层之间设置有由金属氧化物层构成的缓冲层的反交错型(底栅结构)的薄膜晶体管。通过在源电极层和漏电极层与半导体层之间意图性地设置金属氧化物层作为缓冲层来形成欧姆接触。
-
-
-
-
-
-
-
-
-