公开(公告)号：CN104821181B

公开(公告)日：2019-07-19

申请号：CN201410769083.0

申请日：2014-12-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈旭顺 ,  郭政雄 ,  李谷桓 ,  陈中杰 ,  池育德

IPC: G11C16/02 ,  G11C16/06

CPC classification number: G11C16/26 ,  G11C11/1673 ,  G11C16/0408 ,  G11C16/0433 ,  G11C16/0483 ,  G11C16/24 ,  G11C16/30

Abstract: 提供了一种可使用1.5V至5.5V的电源电压的电源工作的多次可编程(MTP)结构。当电源电压高于第一电压时，第一电路配置成在第二晶体管的漏极处生成第二恒定电压，并且在第三电路中端子上生成第二恒定电压。在一些实施例中，第三电路提供第三晶体管的栅极上的第三恒定电压。当电源电压低于第一电压时，第五电路配置成在第三电路中端子上生成第四恒定电压。第四恒定电压基本上等于第二恒定电压。该方法还包括该结构的操作方法。

公开(公告)号：CN103198863B

公开(公告)日：2018-08-03

申请号：CN201310003599.X

申请日：2013-01-06

Applicant: 三星电子株式会社

Inventor： 全昌愍 ,  朴元虎 ,  金丙浩

IPC: G11C16/06 ,  G11C16/10

CPC classification number: G11C16/0433

Abstract: 公开了种二晶体管快闪存储器和二晶体管快闪存储器的编程方法。二晶体管快闪存储器包括存储单元阵列、行驱动器、读/写电路、产生高压的充电泵和被配置为将高压传递给行驱动器、读/写电路和存储单元阵列的控制逻辑。如果编程,则行驱动器和读/写电路施加电压以使得在与选择的存储单元不同行上的未选择的存储单元中的单元晶体管的控制栅极浮置。

公开(公告)号：CN104517642B

公开(公告)日：2018-05-25

申请号：CN201410406306.7

申请日：2014-08-18

Applicant: 力旺电子股份有限公司

Inventor： 蔡裕雄

IPC: G11C16/02 ,  G11C16/06

CPC classification number: H01L27/11558 ,  G11C5/147 ,  G11C7/12 ,  G11C16/0408 ,  G11C16/0433 ,  G11C16/28 ,  G11C16/30 ,  H01L21/28273 ,  H01L27/11519 ,  H01L27/11521 ,  H01L29/42328 ,  H01L29/4916

Abstract: 一种运用于快闪存储器的偏压产生器及其相关控制方法。该快闪存储器的偏压电压产生器，产生一控制电压以及一源极线电压至一存储器阵列，该偏压电压产生器包括：一参考电压产生电路，接收一编程信号或者一抹除信号并据以产生一参考电压，其中，当该参考电压产生电路接收该编程信号时，该参考电压具备一正温度系数；以及当该参考电压产生电路接收该抹除信号时，该参考电压具备一负温度系数；以及，一电压转换电路，接收该参考电压并据以转换为该控制电压以及该源极线电压，其中该电压转换电路将该参考电压提高一第一倍率后成为该源极线电压，以及该电压转换电路将该参考电压提高一第二倍率后成为该控制电压。

公开(公告)号：CN104916641B

公开(公告)日：2018-04-10

申请号：CN201410236347.6

申请日：2014-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  吴政达 ,  杜友伦 ,  蔡嘉雄 ,  李汝谅 ,  李一庭 ,  高铭祥

IPC: H01L27/11524

CPC classification number: H01L29/42328 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明涉及具有设置在共源极区域和共擦除区域之间的、带有基本平坦的顶面的共源极氧化物层的嵌入式闪存单元及其形成方法。在一些实施例中，该嵌入式闪存单元具有半导体衬底，该半导体衬底带有通过第一沟道区域与第一漏极区域间隔开且通过第二沟道区域与第二漏极区域间隔开的共源极区域。通过原位蒸汽生成(ISSG)工艺在共源极区域上面的位置处形成高质量共源极氧化物层。第一和第二浮置栅极在第一和第二沟道区域上方设置在共擦除栅极的相对侧上，其中，该共擦除栅极具有的基本平坦的底面与共源极氧化物层的基本平坦的顶面邻接。

公开(公告)号：CN107689378A

公开(公告)日：2018-02-13

申请号：CN201710150665.4

申请日：2017-03-14

Applicant: 意法半导体(鲁塞)公司

Inventor： J·德拉洛

IPC: H01L27/11529 ,  H01L27/11524 ,  G11C16/10 ,  G11C16/14

CPC classification number: G11C16/0433 ,  G11C16/10 ,  G11C16/12 ,  G11C16/14 ,  G11C16/26 ,  H01L27/11521 ,  H01L27/11556 ,  H01L29/42328 ,  H01L29/42336 ,  H01L27/11529 ,  H01L27/11524

Abstract: 本公开涉及一种紧凑型非易失性存储器设备，该非易失性存储器设备包括至少一个存储器单元(CEL)，该至少一个存储器单元包括：选择晶体管(TRS)，该选择晶体管包括嵌入在半导体衬底区域(SB1，SB2)中的绝缘选择栅极(SG)；半导体源极区域(S)，该半导体源极区域与该嵌入式绝缘选择栅极的下部(31)接触；状态晶体管(TR)，该状态晶体管包括具有嵌入在该衬底区域中在该嵌入式绝缘选择栅极的上部(30)上方的至少一个绝缘部分(10)的浮栅(FG)、半导体漏极区域(D1，D2)、以及与该浮栅绝缘并且部分地位于该浮栅上方的控制栅极(CG)，该源极区域(S)、该漏极区域(D1，D2)和该衬底区域(SB1，SB2)以及该控制栅极(CG)是单独可极化的。

公开(公告)号：CN104517970B

公开(公告)日：2017-10-17

申请号：CN201410526645.9

申请日：2014-10-08

Applicant: 力旺电子股份有限公司

Inventor： 徐德训 ,  陈纬仁 ,  陈学威 ,  曹沐潆 ,  陈英哲

IPC: H01L27/11519 ,  H01L27/11521 ,  H01L27/11558 ,  H01L21/28 ,  G11C16/30

CPC classification number: H01L27/11558 ,  G11C5/147 ,  G11C7/12 ,  G11C16/0408 ,  G11C16/0433 ,  G11C16/28 ,  G11C16/30 ,  H01L21/28273 ,  H01L27/11519 ,  H01L27/11521 ,  H01L29/42328 ,  H01L29/4916

Abstract: 本发明公开了一种非易失性内存单元，包含一P型基底；一N型井，设于所述P型基底中；以及一PMOS储存晶体管，设于所述N型井上。所述PMOS储存晶体管包含一浮栅以及一辅助栅紧邻着所述浮栅的一侧设置，其中所述浮栅以及所述辅助栅共同位于所述PMOS储存晶体管的一浮栅沟道上。所述辅助栅与所述浮栅之间有一空隙，使得所述辅助栅与所述浮栅至少在所述浮栅沟道正上方是彼此不相连、互相分隔开来。

公开(公告)号：CN106024889A

公开(公告)日：2016-10-12

申请号：CN201610187398.3

申请日：2016-03-29

Applicant: 瑞萨电子株式会社

Inventor： 绪方完

IPC: H01L29/78 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  G11C16/0433 ,  G11C16/0466 ,  G11C16/10 ,  G11C16/14 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/28282 ,  H01L21/31111 ,  H01L29/0847 ,  H01L29/42344 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/792 ,  H01L29/78 ,  H01L27/115 ,  H01L27/11517 ,  H01L27/11551 ,  H01L27/11563 ,  H01L27/11578

Abstract: 本发明提供一种半导体器件及其制造方法。对具有非易失性存储器的半导体器件的性能实现改善。非易失性存储器的存储器单元包括经由第一绝缘膜形成在半导体衬底上的控制栅电极以及经由第二绝缘膜形成在半导体衬底上的存储器栅电极以便经由第二绝缘膜相邻于控制栅电极。第二绝缘膜包括由二氧化硅膜制成的第三绝缘膜，由第三绝缘膜上的氮化硅膜制成的第四绝缘膜以及第四绝缘膜上的第五绝缘膜。第五绝缘膜包括氧氮化硅膜。在存储器栅电极和半导体衬底之间，第四和第五绝缘膜的相应端部比存储器栅电极的下表面的端部更靠近存储器栅电极的侧表面。在存储器栅电极和半导体衬底之间，在未形成第二绝缘膜的区域中，嵌入另一二氧化硅膜。

公开(公告)号：CN102656690B

公开(公告)日：2016-04-20

申请号：CN201080059046.0

申请日：2010-12-01

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  小山润 ,  加藤清

IPC: H01L27/105 ,  H01L21/8234 ,  H01L21/8242 ,  H01L21/8244 ,  H01L21/8247 ,  H01L27/06 ,  H01L27/08 ,  H01L27/088 ,  H01L27/10 ,  H01L27/108 ,  H01L27/11 ,  H01L27/115 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L27/1255 ,  G11C16/0433 ,  G11C16/26 ,  H01L21/84 ,  H01L27/108 ,  H01L27/10805 ,  H01L27/10873 ,  H01L27/11 ,  H01L27/1108 ,  H01L27/11517 ,  H01L27/11521 ,  H01L27/1156 ,  H01L27/11803 ,  H01L27/1225 ,  H01L29/24 ,  H01L29/7869

Abstract: 本发明的目的之一是提供一种具有新的结构的半导体装置，其中，在数据存储时间中即使没有电力供给也能够存储存储内容并且对写入次数也没有限制。该半导体装置包括：包括第一源电极以及第一漏电极、与第一源电极以及第一漏电极电连接且使用氧化物半导体材料的第一沟道形成区域、第一沟道形成区域上的第一栅极绝缘层以及第一栅极绝缘层上的第一栅电极的第一晶体管。第一晶体管的第一源电极和第一漏电极之一与电容器的一个电极彼此电连接。

公开(公告)号：CN102385929B

公开(公告)日：2016-01-20

申请号：CN201110257348.5

申请日：2011-08-26

Applicant: 株式会社半导体能源研究所

Inventor： 井上广树 ,  加藤清 ,  松崎隆德 ,  长塚修平

IPC: G11C16/24 ,  G11C16/26 ,  G11C11/40

CPC classification number: G11C16/0433 ,  G11C11/404

Abstract: 提供一种新的半导体装置及其驱动方法。一种具有非易失性存储单元的半导体装置，该存储单元包括使用氧化物半导体的写入用晶体管、使用与该晶体管不同的半导体材料的读出用p沟道型晶体管以及电容元件。在使写入用晶体管成为导通状态而将电位供应到写入用晶体管的源极、电容元件的一方电极以及读出用晶体管的栅极彼此电连接的节点之后，使写入用晶体管成为截止状态，以使节点保持预定量的电荷，以对存储单元写入信息。在保持期间中，使存储单元成为选择状态并将读出用晶体管的源极及漏极设定为同一电位，以保持累积在节点中的电荷。

公开(公告)号：CN104916641A

公开(公告)日：2015-09-16

申请号：CN201410236347.6

申请日：2014-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  吴政达 ,  杜友伦 ,  蔡嘉雄 ,  李汝谅 ,  李一庭 ,  高铭祥

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/42328 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明涉及具有设置在共源极区域和共擦除区域之间的、带有基本平坦的顶面的共源极氧化物层的嵌入式闪存单元及其形成方法。在一些实施例中，该嵌入式闪存单元具有半导体衬底，该半导体衬底带有通过第一沟道区域与第一漏极区域间隔开且通过第二沟道区域与第二漏极区域间隔开的共源极区域。通过原位蒸汽生成(ISSG)工艺在共源极区域上面的位置处形成高质量共源极氧化物层。第一和第二浮置栅极在第一和第二沟道区域上方设置在共擦除栅极的相对侧上，其中，该共擦除栅极具有的基本平坦的底面与共源极氧化物层的基本平坦的顶面邻接。