公开(公告)号：CN103731147A

公开(公告)日：2014-04-16

申请号：CN201310476370.8

申请日：2013-10-12

Applicant: 美国博通公司

Inventor： 张博 ,  阿里·纳齐米 ,  马哈茂德·礼萨·艾哈迈迪 ,  阿夫申·蒙塔兹 ,  张恒 ,  哈桑·马雷菲

IPC: H03M1/12 ,  H03M1/10

CPC classification number: H03M1/1009 ,  H03M1/069 ,  H03M1/1023 ,  H03M1/141 ,  H03M1/188 ,  H03M1/361

Abstract: 本发明涉及具有高速低BER的模数转换器（ADC）的DSP接收器，描述了用于具有在低功率和面积需求的情况下具有高速、低BER的性能的ADC的DSP的方法和设备。通过解决传统的瓶颈增加了多路径ADC配置的速度。通过整合校准与错误检测和校正，诸如分布的偏移校准器和冗余的比较器，改善了ADC的性能。通过使用低BER整流来将传统的高速低BER闪速ADC中的比较器数量近乎减半，功率和面积需求显著减少。

公开(公告)号：CN1308412A

公开(公告)日：2001-08-15

申请号：CN01103009.7

申请日：2001-01-21

Applicant: 三洋电机株式会社 ,  小林春夫

Inventor： 小林春夫 ,  木村安行

IPC: H03M1/12

CPC classification number: H03M1/204 ,  H03M1/141

Abstract: 一种能实现低电压化及微细化、高集成化的高速的AD转换电路。设有分别输入模拟信号对与基准电压对并输出反射了的差动电流对的反射电路2a～c;将反射电路输出的差动电流对进行比较后输出上位3位反射码的比较器3a～c;将4相正弦波对进行输出的正弦波发生电路4a～4d;将4相正弦波之间进行插值后输出32个正弦波对的插值电路5;分别将正弦波对进行比较的比较器6;将比较器6的输出转换为下位5位的反射码的反射码编码器7。

公开(公告)号：CN102142840B

公开(公告)日：2014-03-19

申请号：CN201010153984.9

申请日：2010-04-20

Applicant: 乐金显示有限公司

Inventor： 崔志远 ,  郑仁宰 ,  金南帅

IPC: H03M1/34

CPC classification number: H03M1/002 ,  H03M1/141

Abstract: 本发明公开了一种折叠模数转换器(ADC)。该折叠ADC包括产生多个参考电压的参考电压产生单元，包括多个折叠器的低功率模拟预处理单元，每个折叠器将模拟输入信号的电压电平与所述多个参考电压中的对应参考电压进行比较，以产生折叠输出差分对，对所述低功率模拟预处理单元的输出进行比较以输出数字信号的比较单元；以及将所述比较单元的输出转换为二进制码信号的编码单元。

公开(公告)号：CN101512906B

公开(公告)日：2011-07-27

申请号：CN200780032840.4

申请日：2007-09-04

Applicant: 索尼株式会社

Inventor： 大川刚史 ,  尾野孝一 ,  松浦浩二 ,  山下幸利 ,  丰村纯次 ,  中村章吾 ,  金川典史

IPC: H03M1/36 ,  H03M1/14

CPC classification number: H03M1/0863 ,  H03M1/0682 ,  H03M1/141 ,  H03M1/205 ,  H03M1/365

Abstract: 一种折叠电路和模数转换器，其中，对于小信号的响应被改善，时钟信号的负荷可以被减轻，并且电路面积的增加可以被防止。该电路包括：参考电压生成电路，该参考电压生成电路生成多个不同电压作为参考电压；多个放大电路，该多个放大电路将模拟输入电压和多个参考电压之间的差分电压转换为差分电流，并输出这些差分电流。放大电路的输出端被交替连接。每个放大电路利用具有共源共栅输出晶体管(145、146)的差分放大器电路来构成。与控制时钟同步接通的开关(144)被设置在共源共栅输出晶体管(145、146)的源极之间。

公开(公告)号：CN102142840A

公开(公告)日：2011-08-03

申请号：CN201010153984.9

申请日：2010-04-20

Applicant: 乐金显示有限公司

Inventor： 崔志远 ,  郑仁宰 ,  金南帅

IPC: H03M1/34

CPC classification number: H03M1/002 ,  H03M1/141

Abstract: 本发明公开了一种折叠模数转换器(ADC)。该折叠ADC包括产生多个参考电压的参考电压产生单元，包括多个折叠器的低功率模拟预处理单元，每个折叠器将模拟输入信号的电压电平与所述多个参考电压中的对应参考电压进行比较，以产生折叠输出差分对，对所述低功率模拟预处理单元的输出进行比较以输出数字信号的比较单元；以及将所述比较单元的输出转换为二进制码信号的编码单元。

公开(公告)号：CN101512906A

公开(公告)日：2009-08-19

申请号：CN200780032840.4

申请日：2007-09-04

Applicant: 索尼株式会社

Inventor： 大川刚史 ,  尾野孝一 ,  松浦浩二 ,  山下幸利 ,  丰村纯次 ,  中村章吾 ,  金川典史

IPC: H03M1/36 ,  H03M1/14

CPC classification number: H03M1/0863 ,  H03M1/0682 ,  H03M1/141 ,  H03M1/205 ,  H03M1/365

Abstract: 一种折叠电路和模数转换器，其中，对于小信号的响应被改善，时钟信号的负荷可以被减轻，并且电路面积的增加可以被防止。该电路包括：参考电压生成电路，该参考电压生成电路生成多个不同电压作为参考电压；多个放大电路，该多个放大电路将模拟输入电压和多个参考电压之间的差分电压转换为差分电流，并输出这些差分电流。放大电路的输出端被交替连接。每个放大电路利用具有共源共栅输出晶体管(145、146)的差分放大器电路来构成。与控制时钟同步接通的开关(144)被设置在共源共栅输出晶体管(145、146)的源极之间。

公开(公告)号：CN1258882C

公开(公告)日：2006-06-07

申请号：CN01116533.2

申请日：2001-04-10

Applicant: 通用电气公司

Inventor： N·K·劳 ,  D·D·哈里森 ,  D·T·麦格拉斯 ,  J·J·蒂曼

IPC: H03M1/12

CPC classification number: H03M1/141 ,  H03M1/1215 ,  H03M1/60

Abstract: 一个模拟-数字变换电路包括运算放大器和积分电容。电荷相减电路在运算放大器输出电荷基本上等于第二预定电荷时，从积分电容中去除第一预定电荷。第一预定电荷从所述积分电容中被去除多次以允许模拟输入信号的积分大于积分电容所能存储的最大电荷。数字逻辑电路跟踪第一预定电荷的去除次数，以及提供多个输出比特的至少一个比特。剩余电荷量化电路确定积分电容中的剩余电荷，以及提供相应的多个输出比特的至少一个附加比特。

公开(公告)号：CN102611450B

公开(公告)日：2014-11-05

申请号：CN201210068684.X

申请日：2012-03-15

Applicant: 西安交通大学

Inventor： 邵志标 ,  张春茗

IPC: H03M1/12

CPC classification number: H03M1/208 ,  H03M1/141

Abstract: 本发明公开了一种基于功率谱估计的信号预测折叠内插ADC方法，包括NF＝Ncoarse+Nfine位流水线折叠插值ADC、基于功率谱估计的信号预测单元、数模转换器和减法单元；所述流水线折叠插值ADC包括前端单个采样保持电路、分布式采样保持电路、模拟折叠预处理电路、细量化ADC和粗量化ADC；SDR接收系统模拟前端的ADC的输入信号x(t)由来自不同标准、波段、模式的经ADC模拟前端处理的调制信号组成，x(t)覆盖不同的频谱并且具有不同的信号功率。本发明解决了ADC的精度和速度边界问题，提升ADC的输入动态范围，满足SDR接收机对高性能ADC的要求。

公开(公告)号：CN102611450A

公开(公告)日：2012-07-25

申请号：CN201210068684.X

申请日：2012-03-15

Applicant: 西安交通大学

Inventor： 邵志标 ,  张春茗

IPC: H03M1/12

CPC classification number: H03M1/208 ,  H03M1/141

Abstract: 本发明公开了一种基于功率谱估计的信号预测折叠内插ADC方法，包括NF＝Ncoarse+Nfine位流水线折叠插值ADC、基于功率谱估计的信号预测单元、数模转换器和减法单元；所述流水线折叠插值ADC包括前端单个采样保持电路、分布式采样保持电路、模拟折叠预处理电路、细量化ADC和粗量化ADC；SDR接收系统模拟前端的ADC的输入信号x(t)由来自不同标准、波段、模式的经ADC模拟前端处理的调制信号组成，x(t)覆盖不同的频谱并且具有不同的信号功率。本发明解决了ADC的精度和速度边界问题，提升ADC的输入动态范围，满足SDR接收机对高性能ADC的要求。

公开(公告)号：CN1308412B

公开(公告)日：2010-05-26

申请号：CN01103009.7

申请日：2001-01-21

Applicant: 三洋电机株式会社 ,  小林春夫

Inventor： 小林春夫 ,  木村安行

IPC: H03M1/12

CPC classification number: H03M1/204 ,  H03M1/141

Abstract: 一种能实现低电压化及微细化、高集成化的高速的AD转换电路。设有分别输入模拟信号对与基准电压对并输出反射了的差动电流对的反射电路2a～c；将反射电路输出的差动电流对进行比较后输出上位3位反射码的比较器3a～c；将4相正弦波对进行输出的正弦波发生电路4a～4d；将4相正弦波之间进行插值后输出32个正弦波对的插值电路5；分别将正弦波对进行比较的比较器6；将比较器6的输出转换为下位5位的反射码的反射码编码器7。